[논문 리뷰] Designing a WISHBONE Protocol Network Adapter for an Asynchronous Network-on-Chip

Ahmed H. M. Soliman, E. M. Saad외 2명|arXiv (Cornell University)|2012. 03. 19.

Interconnection Networks and Systems참고 문헌 7인용 수 3

한 줄 요약

이 논문은 SPARTAN-3E FPGA에 구현된 이방향 네트워크온칩 (NoC)에서 WISHBONE 프로토콜 네트워크 어댑터를 제안하며, WISHBONE 준수 IP 코어와 이방향 NoC 패브릭 간의 통신을 가능하게 한다. 이 설계는 글로벌 이방향 로컬 동기(GALS) 아키텍처를 성공적으로 통합하여 WISHBONE 및 OCP 프로토콜을 모두 지원하며, FPGAs를 활용한 이방향 NoC 프로토타이핑의 실현 가능성을 입증한다. 이는 비용 절감과 더 빠른 검증 주기로 이어진다.

ABSTRACT

The Scaling of microchip technologies, from micron to submicron and now to deep sub-micron (DSM) range, has enabled large scale systems-on-chip (SoC). In future deep submicron (DSM) designs, the interconnect effect will definitely dominate performance. Network-on-Chip (NoC) has become a promising solution to bus-based communication infrastructure limitations. NoC designs usually targets Application Specific Integrated Circuits (ASICs), however, the fabrication process costs a lot. Implementing a NoC on an FPGA does not only reduce the cost but also decreases programming and verification cycles. In this paper, an Asynchronous NoC has been implemented on a SPARTAN-3E extregistered device. The NoC supports basic transactions of both widely used on-chip interconnection standards, the Open Core Protocol (OCP) and the WISHBONE Protocol. Although, FPGA devices are synchronous in nature, it has been shown that they can be used to prototype a Global Asynchronous Local Synchronous (GALS) systems, comprising an Asynchronous NoC connecting IP cores operating in different clock domains.

연구 동기 및 목표

• 딥 서브미크론(DSM) 시스템온칩(SoC) 설계에서 증가하는 인터커넥트 병목 현상을 해결하기 위해 확장 가능한 NoC 아키텍처를 구현한다.
• ASIC 기반 NoC의 높은 제조 비용을 줄이기 위해 현장 프로그래머블 게이트 어레이(FPGA)를 활용해 이방향 NoC를 프로토타이핑한다.
• 맞춤형 프로토콜 어댑터를 통해 WISHBONE 준수 IP 코어와 이방향 NoC 패브릭 간의 상호운용성을 가능하게 한다.
• 다중 클럭 도메인을 가진 이방향 NoC 기반의 글로벌 이방향 로컬 동기(GALS) 시스템을 프로토타이핑하는 데 있어 실현 가능성을 검증한다.

제안 방법

• 손님 기반 통신을 사용하여 SPARTAN-3E FPGA에 이방향 NoC 패브릭을 구현함으로써 클럭 도메인 간 독립성을 확보한다.
• WISHBONE 트랜잭션을 이방향 NoC 패킷으로 변환하여 네트워크를 통해 전송할 수 있도록 WISHBONE 프로토콜 네트워크 어댑터를 설계한다.
• 주소, 데이터, 확인 채널을 포함한 표준 WISHBONE 프로토콜 신호를 사용하여 읽기 및 왤기 트랜잭션 모두를 지원한다.
• WISHBONE와 함께 OCP 프로토콜 지원을 통합하여 다양한 차이의 내부 통신 표준과의 호환성을 확보한다.
• GALS 아키텍처를 적용하여 서로 다른 클럭 도메인에 있는 IP 코어가 글로벌 클럭 동기화 없이도 이방향 NoC를 통해 통신할 수 있도록 한다.
• 모든 시스템은 시뮬레이션을 통해 검증되었으며, 기능 정확성과 타이밍 강건성을 입증하기 위해 실제 FPGA 플랫폼에 구현되었다.

실험 결과

연구 질문

• RQ1 FPGA 상의 이방향 NoC에 효과적으로 대응할 수 있는 WISHBONE 프로토콜 어댑터를 설계할 수 있는가?
• RQ2 ASIC 구현 대비 FPGA 기반 프로토타이핑이 이방향 NoC 설계의 비용과 검증 주기 단축에 얼마나 기여하는가?
• RQ3 GALS 아키텍처는 서로 다른 클럭 도메인에서 동작하는 WISHBONE IP 코어 간에 이방향 NoC를 통해 얼마나 효과적으로 통신을 지원하는가?
• RQ4 동일한 NoC 패브릭 내에서 WISHBONE와 OCP 간의 프로토콜 상호운용성 수준은 어느 정도인가?

주요 결과

• WISHBONE 프로토콜 네트워크 어댑터는 SPARTAN-3E FPGA 상에서 WISHBONE 준수 IP 코어와 이방향 NoC 패브릭 간의 통신을 성공적으로 구현하였다.
• 이식성 있는 FPGA 기반 프로토타이핑이 이방향 NoC 시스템을 효과적으로 시뮬레이션할 수 있음을 입증하였으며, 이는 다중 클럭 도메인 SoC 설계에 대한 GALS 접근 방식의 타당성을 확인한다.
• 시스템은 WISHBONE 및 OCP 프로토콜 모두에 완전히 호환되어 하나의 NoC 패브릭 내에서 이질적인 IP 코어 통합이 가능해졌다.
• 이방향 NoC 설계는 글로벌 클럭 없이도 클럭 도메인 간 신뢰성 있는 데이터 전송을 달성하여 타이밍 클로징 복잡성을 감소시켰다.
• 프로토타입은 하드웨어 상에서 성공적으로 구현 및 검증되었으며, 기능 정확성과 프로토콜 무결성이 확인되었다.