[논문 리뷰] Doping profile engineered triple heterojunction TFETs with 12 nm body thickness

Chin-Yi Chen, Hsin-Ying Tseng외 5명|arXiv (Cornell University)|2020. 10. 24.

Advancements in Semiconductor Devices and Circuit Design참고 문헌 73인용 수 12

한 줄 요약

이 논문은 12 nm 바디 두께를 가진 도핑 프ofile 설계가 적용된 삼중 헤테로준거 터널링 필드효과트랜지스터(THJ-TFET)를 제안하여 TFET의 낮은 ON 전류 문제를 해결한다. 인트리닉 채널을 PNPN 도핑 프로파일로 대체함으로써 터널링 전기장이 향상되고 바디 두께에 대한 민감도가 감소하여, VGS = 0.3 V에서 40 mV/dec의 스텝스위치와 325 µA/µm의 ON 전류를 달성한다. 이는 원자적 모드-스페이스 양자운반 시뮬레이션을 통해 실제 제조 조건을 고려한 고성능을 입증한다.

ABSTRACT

Triple heterojunction (THJ) TFETs have been proposed to resolve the low ON-current challenge of TFETs. However, the design space for THJ-TFETs is limited by fabrication challenges with respect to device dimensions and material interfaces. This work shows that the original THJ-TFET design with 12 nm body thickness has poor performance, because its sub-threshold swing is 50 mV/dec and the ON-current is only 6 $\mu A/\mu m$. To improve the performance, the doping profile of THJ-TFET is engineered to boost the resonant tunneling efficiency. The proposed THJ-TFET design shows a sub-threshold swing of 40 mV/dec over four orders of drain current and an ON-current of 325 uA/um with VGS = 0.3 V. Since THJ-TFETs have multiple quantum wells and material interfaces in the tunneling junction, quantum transport simulations in such devices are complicated. State-of-the-art mode-space quantum transport simulation, including the effect of thermalization and scattering, is employed in this work to optimize THJ-TFET design.

연구 동기 및 목표

• 12 nm 바디 두께를 가진 전통적인 PIN 도핑된 THJ-TFET의 열악한 성능, 즉 낮은 ON 전류와 높은 스텝스위치 문제를 해결하기 위해.
• 터널링 접합에서 강한 전기장 유지를 위해 도핑 프로파일을 재설계하여 바디 두께에 대한 장치 성능 민감도를 극복하기 위해.
• 재료 도핑 한계, 양자우물 너비, 결정 성장 방향 등의 실제 제조 조건을 고려하여 THJ-TFET 설계를 최적화하기 위해.
• 산란 및 열화학 효과를 고려한 양자운반 시뮬레이션을 통해 저전압 공급(VDD = 0.3 V) 조건에서도 고성능을 달성하기 위해.

제안 방법

• 복잡한 헤테로구조에서의 운반체 운반을 모델링하기 위해 10 오비탈 sp3d5s* 견고결합 기반을 사용한 NEMO5 도구를 활용한 원자적 모드-스페이스 양자운반 시뮬레이션을 수행하였다.
• 전자-전자 및 전자-포논 산란을 포함한 비평형 양자운반 시뮬레이션을 통해 다중 양자우물 내 터널링 역학을 정확히 캡처하였다.
• 터널링 전기장을 향상시키고 바디 두께 의존도를 감소시키기 위해 인트리닉 채널을 P 도핑된 InP와 N 도핑된 InAs로 대체하여 PNPN 도핑 프로파일을 설계하였다.
• 채널 운반을 ⟨100⟩ 방향으로, 구속을 ⟨011⟩ 방향으로 설정하고, ZrO2 게이트 산화막(κ = 15)과 에어 스플라이서를 사용하여 ON 상태 조건(VGS = 0.3 V)에서 장치 성능을 시뮬레이션하였다.
• 최적화된 PNPN 프로파일과 전통적인 PIN 프로파일을 비교하기 위해 P-InP 채널 도핑 농도(1×10¹⁶ ~ 2×10¹⁹ cm⁻³)를 다양하게 설정하여 최적 성능를 도출하였다.
• 고도의 도핑 농도에서 성능 향상의 물리적 기원을 설명하기 위해 2차원 채널 잠재 에너지 및 밴드도를 분석하였다.

실험 결과

연구 질문

• RQ1 12 nm 바디 두께를 가진 전통적인 PIN 도핑된 THJ-TFET의 성능는 어떠한가? 그리고 더 얇은 장치에 비해 왜 열악해지는가?
• RQ2 인트리닉 채널을 PNPN 도핑 프로파일로 대체함으로써 두꺼운 THJ-TFET에서 터널링 전기장과 스텝스위치에 어떤 영향을 미치는가?
• RQ3 왜 P-InP 채널 도핑 농도가 2×10¹⁹ cm⁻³일 때 ON 전류가 크게 향상되는가? 이 향상의 물리적 메커니즘은 무엇인가?
• RQ4 최적화된 설계에서 양자 구속, 공진 상태, 터널링 창의 정렬은 장치 성능에 어떤 영향을 미치는가?
• RQ5 산산과 열화학 효과를 고려한 원자적 양자운반 시뮬레이션은 복잡한 THJ-TFET의 성능을 얼마나 정확하게 예측할 수 있는가?

주요 결과

• 12 nm 바디 두께를 가진 전통적인 PIN 도핑된 THJ-TFET는 VGS = 0.3 V에서 스텝스위치가 50 mV/dec로 열악하고 ON 전류는 단지 6 µA/µm에 그친다.
• PNPN 도핑된 THJ-TFET는 드레인 전류가 네 개의 온도 범위에 걸쳐 40 mV/dec의 스텝스위치를 유지하여 장치의 급격한 성능 향상을 보였다.
• P-InP 채널을 2×10¹⁹ cm⁻³로 도핑했을 때 VGS = 0.3 V에서 ON 전류가 325 µA/µm로 증가하여 PIN 설계 대비 54배 향상되었다.
• 고도의 P-InP 도핑에서 성능 향상의 원인은 채널-산화막 인터페이스 근처에서 더 강한 수직 전기장이 발생하여 채널 가장자리의 터널링 장벽이 낮아지기 때문이다.
• 모든 PNPN 도핑 케이스에서 InAs 양자우물 내 공진 상태가 터널링 창 내에 유지되어 일관된 공진 터널링 효율성을 보였다.
• 2차원 채널 잠재 에너지 및 밴드도 분석 결과, 고도의 도핑 농도(2×10¹⁹ cm⁻³)가 채널 가장자리의 장벽을 크게 감소시켜 중앙 장벽이 증가함에도 불구하고 저저항 터널링 경로를 형성함을 확인하였다.