[논문 리뷰] DRAM Bender: An Extensible and Versatile FPGA-based Infrastructure to Easily Test State-of-the-art DRAM Chips

Ataberk Olgun, Hasan Hassan외 7명|arXiv (Cornell University)|2022. 11. 10.

Security and Verification in Computing인용 수 3

한 줄 요약

DRAM Bender는 유연하고 확장 가능한 API를 통해 최신 DRAM 칩에 직접적인 저수준 액세스를 가능하게 하는 오픈소스, FPGA 기반 인프라구조입니다. 연구자들이 정밀한 타이밍 제어로 임의의 DRAM 명령을 발행할 수 있으며, C++ 및 Python 인터페이스를 지원하고, DDR3 및 DDR4 지원을 갖춘 다섯 종류의 FPGA 보드로 성공적으로 이식되었으며, RowHammer 비트 플립 탐지 범위를 확장함으로써 DRAM 동작에 대한 새로운 통찰을 제공합니다.

ABSTRACT

To understand and improve DRAM performance, reliability, security and energy efficiency, prior works study characteristics of commodity DRAM chips. Unfortunately, state-of-the-art open source infrastructures capable of conducting such studies are obsolete, poorly supported, or difficult to use, or their inflexibility limit the types of studies they can conduct. We propose DRAM Bender, a new FPGA-based infrastructure that enables experimental studies on state-of-the-art DRAM chips. DRAM Bender offers three key features at the same time. First, DRAM Bender enables directly interfacing with a DRAM chip through its low-level interface. This allows users to issue DRAM commands in arbitrary order and with finer-grained time intervals compared to other open source infrastructures. Second, DRAM Bender exposes easy-to-use C++ and Python programming interfaces, allowing users to quickly and easily develop different types of DRAM experiments. Third, DRAM Bender is easily extensible. The modular design of DRAM Bender allows extending it to (i) support existing and emerging DRAM interfaces, and (ii) run on new commercial or custom FPGA boards with little effort. To demonstrate that DRAM Bender is a versatile infrastructure, we conduct three case studies, two of which lead to new observations about the DRAM RowHammer vulnerability. In particular, we show that data patterns supported by DRAM Bender uncovers a larger set of bit-flips on a victim row compared to the data patterns commonly used by prior work. We demonstrate the extensibility of DRAM Bender by implementing it on five different FPGAs with DDR4 and DDR3 support. DRAM Bender is freely and openly available at https://github.com/CMU-SAFARI/DRAM-Bender.

연구 동기 및 목표

• 기존 오픈소스 DRAM 테스트 인프라의 한계를 해결하기 위해, 오래된 기술, 사용이 어려운 인터페이스, 또는 저수준 DRAM 액세스를 제한하는 제약을 제거한다.
• 연구자들이 명령 순서 및 타이밍을 완전히 제어할 수 있도록 실제 DRAM 칩을 대상으로 실험적 연구를 수행할 수 있도록 한다.
• 새로운 DRAM 인터페이스와 FPGA 보드를 최소한의 노력으로 쉽게 지원할 수 있는 모듈러하고 확장 가능한 설계를 제공한다.
• 직접 하드웨어 실험을 통해 DRAM 신뢰성, 보안, 성능, 에너지 효율성 분야에서 새로운 발견을 촉진한다.

제안 방법

• 사용자 프로그램이 DRAM 칩의 저수준 인터페이스를 직접 노출하는 모듈러한 FPGA 기반 인프라 설계.
• 제약이 없는 C++ 및 Python API를 구현하여 임의의 명령 순서와 10 ns 미만의 타이밍 해상도를 가능하게 한다.
• DRAM 프로토콜 세부 사항을 추상화하면서도 저수준 제어를 유지하기 위해 계층적인 하드웨어-소프트웨어 스택 사용.
• 가변성 있고 재사용 가능한 구성 요소를 통해 여러 FPGA 보드(Xilinx 및 Bittware)와 DDR3/DDR4 인터페이스를 지원한다.
• 샤운트 저항, 고정밀 전류 센서, 다이멀티미터를 사용한 전력 측정 장치를 개발 중이다.
• 향후 DDR5 및 패킷 기반 3D 스택드 DRAM과 같은 새로운 DRAM 인터페이스를 지원하기 위해 확장성 설계.

실험 결과

연구 질문

• RQ1 새로운 오픈소스 FPGA 기반 인프라는 현대적 DRAM 칩에 대해 정밀한 타이밍 제어로 직접적인 저수준 액세스를 가능하게 할 수 있는가?
• RQ2 제한 없는 명령 순서와 데이터 패턴을 사용할 경우, RowHammer 비트 플립과 같은 DRAM 동작에 대한 새로운 통찰을 어떻게 발견할 수 있는가?
• RQ3 이러한 인프라는 새로운 DRAM 인터페이스(예: DDR5)와 새로운 FPGA 플랫폼을 얼마나 쉽게 확장할 수 있는가?
• RQ4 기존 도구와 비교해 볼 때, 이 인프라의 유연성이 문서화되지 않은 DRAM 동작을 발견하는 데 얼마나 기여하는가?
• RQ5 이 인프라는 최소한의 포팅 노력으로 다양한 FPGA 하드웨어 플랫폼에서 효과적으로 배포되고 사용될 수 있는가?

주요 결과

• DRAM Bender는 10 ns 이하의 타이밍 해상도로 임의의 DRAM 명령 순서를 제어할 수 있으며, 이는 이전 도구인 LiteX RowHammer Tester의 10 ns 최소 지연 시간 제한을 초월한다.
• 사용자 정의 데이터 패턴을 활용함으로써, 이전에 보고된 바보다 더 넓은 범위의 RowHammer 유도 비트 플립을 발견하여 이전에 발견되지 않은 취약성을 드러냈다.
• 이 인프라는 두 대의 Xilinx 및 세 대의 Bittware FPGA 보드로 성공적으로 이식되었으며, 강력한 하드웨어 이식성과 확장성을 입증했다.
• 모듈러한 설계 덕분에 새로운 DRAM 인터페이스와 FPGA 플랫폼을 최소한의 코드 변경으로 쉽게 통합할 수 있다.
• 샤운트 저항과 고정밀 센서를 기반으로 한 전력 측정 장치 개발 중이며, 에너지 효율성 연구를 가능하게 할 것이다.
• C++ 및 Python API를 모두 지원하여 새로운 실험의 개발 시간을 크게 단축하고 사용성 향상을 이뤘다.