[논문 리뷰] Efficient Analog CAM Design

Jinane Bazzi, Jana Sweidan외 3명|arXiv (Cornell University)|2022. 03. 04.

Ferroelectric and Negative Capacitance Devices인용 수 5

한 줄 요약

이 논문은 이전의 메모리스터 기반 aCAM과 비교해 더 향상된 데이터 인코딩, 내구성, 에너지 효율성을 갖춘 두 가지 새로운 아날로그 CAM(aCAM) 셀 설계—10T2M 및 8T2M—를 제안한다. 동적 범위, 지연, 에너지, 면적, 실패 확률 간의 상충 관계를 분석하고 최적화된 간격 구축 알고리즘을 도입함으로써 저자들은 8T2M 설계가 메모리 내 계산 응용 분야에서 성능과 확장성의 최적 균형을 달성함을 입증한다.

ABSTRACT

Content Addressable Memories (CAMs) are considered a key-enabler for in-memory computing (IMC). IMC shows order of magnitude improvement in energy efficiency and throughput compared to traditional computing techniques. Recently, analog CAMs (aCAMs) were proposed as a means to improve storage density and energy efficiency. In this work, we propose two new aCAM cells to improve data encoding and robustness as compared to existing aCAM cells. We propose a methodology to choose the margin and interval width for data encoding. In addition, we perform a comprehensive comparison against prior work in terms of the number of intervals, noise sensitivity, dynamic range, energy, latency, area, and probability of failure.

연구 동기 및 목표

• 기존의 메모리스터 기반 아날로그 CAM의 저장 밀도, 에너지 효율성, 공정 변동에 대한 내구성 측면에서의 한계를 해결한다.
• 조정 가능한 메모리스터 컨덕턴스를 활용해 프로그래밍 가능한 다중 비트 간격을 가능하게 하여 아날로그 CAM의 데이터 인코딩을 향상시킨다.
• 다이나믹 범위 및 실패 확률와 같은 성능 지표를 최적화하기 위해 마진과 간격 너비 선택에 체계적인 방법론을 개발한다.
• 지연, 에너지, 면적, 노이즈 민감도 등의 주요 지표를 기반으로 세 가지 aCAM 셀 설계(10T2M, 8T2M, 4T2M2S)를 평가하고 비교한다.
• 변동성 인식 간격 구축 알고리즘과 부속성 인식 타이밍 보정을 통합하여 공정 변동에 대한 내구성을 확보한다.

제안 방법

• 아날로그 간격의 하한 및 상한을 인코딩하기 위해 CMOS 트anz이스터와 메모리스터를 사용한 새로운 aCAM 셀 아키텍처 두 가지—10T2M 및 8T2M—를 설계한다.
• 하한 서브회로(LBS)와 상한 서브회로(UBS)를 별도로 구현한 전압 분압기 기반 구조를 통해 간격 인코딩을 구현한다.
• 배선 및 접합부 부속성으로 인한 RC 지연을 상쇄하기 위해 검색 입력 $V_{DL}$ 이 $V_{SL_{HI}}$ 보다 $5\tau$ 먼저 도착하도록 타이밍 보정 전략을 도입한다.
• 메모리스터 공정 변동(1%, 5%, 고저항 상태 기준 최대 30%)을 고려한 간격 구축 알고리즘을 적용하여 간격의 무결성을 유지한다.
• 대규모 어레이에서 행/열 배선 부속성을 시뮬레이션하고 보정하기 위해 RC 시간 상수 모델링($\tau$)을 사용한다.
• 다양한 행 및 열 수를 가진 NxM 어레이에서 광범위한 시뮬레이션을 수행하여, 부속성 영향 하에서 지연, 다이나믹 범위, 신호 무결성 등을 평가한다.

실험 결과

연구 질문

• RQ1 기존의 6T2M 및 4T2M2S 아키텍처와 비교해 아날로그 CAM 셀을 어떻게 재설계하여 데이터 인코딩 효율성과 내구성을 향상시킬 수 있는가?
• RQ2 다양한 aCAM 셀 설계 간에 다이나믹 범위, 에너지 소비, 지연, 실패 확률 사이의 최적 균형은 무엇인가?
• RQ3 메모리스터 컨덕턴스의 공정 변동은 aCAM의 간격 인코딩과 매칭 검출 신뢰성에 어떤 영향을 미치는가?
• RQ4 어레이 수준의 부속성과 인터커넥트 지연은 aCAM 성능을 얼마나 악화시키며, 타이밍 보정은 이를 어떻게 완화할 수 있는가?
• RQ5 제안된 간격 구축 알고리즘이 실제 메모리스터 변동성과 부속성 영향 하에서도 높은 신뢰성과 간격 해상도를 유지할 수 있는가?

주요 결과

• 8T2M 셀은 세 설계 중에서 가장 낮은 지연(1열 기준 0.017 ns, 128열 기준 0.2 ns)과 다이나믹 범위 및 에너지 효율성의 최적 균형을 달성한다.
• 10T2M 셀은 $V_{DL}$ 이 $V_{SL_{HI}}$ 보다 $5\tau$ 먼저 도착함으로써 100 mV의 다이나믹 범위를 지원하며, 512행까지 완전한 매칭 기능을 유지한다. 이는 신호 무결성을 확보한다.
• 4T2M2S 설계는 128열 기준으로 가장 높은 지연(7.66 ns)을 보이며, PMOS 누설과 느린 방전로 인해 다이나믹 범위가 128열에서 40 mV로 감소한다.
• 제안된 변동성 인식 간격 알고리즘을 통해 실패 확률($P_f$)은 30% 메모리스터 저항 변동 조건에서도 낮게 유지되어 강력한 내구성을 보여준다.
• 8T2M 셀은 LB PMOS의 방전 및 누설로 인해 64열에서 다이나믹 범위가 65 mV 이하, 128열에서 40 mV 이하로 떨어지며, 이는 대규모 어레이에서의 확장성에 제한을 초래한다.
• 시뮬레이션 결과, $V_{DL}$ 이 $5\tau$ 먼저 도착함으로써 인터커넥트 RC 지연을 효과적으로 보정할 수 있으며, 이는 4T2M2S 어레이에서 최대 512행까지 정확한 ML 출력을 유지함을 확인한다.