[논문 리뷰] Efficient Real-Time Selective Genome Sequencing on Resource-Constrained Devices

Po Jui Shih, Hassaan Saadat외 2명|arXiv (Cornell University)|2022. 11. 14.

Genomics and Phylogenetic Studies인용 수 11

한 줄 요약

HARU는 온칩 FPGA를 탑재한 저비용 이식가능한 MPSoC 장치에서 실시간 선택적 게놈 시퀀싱을 위한 순차적 동적 시간 왜곡(sDTW)을 가속화하는 하드웨어-소프트웨어 공동 설계 시스템이다. 최적화되지 않은 소프트웨어 대비 85배의 성능 향상을 기록했으며, 36코어 서버에서 최적화된 소프트웨어 대비 2.5배 빠른 성능을 보였고, 에너지 소비는 100배 감소하였다.

ABSTRACT

Third-generation nanopore sequencers offer a feature called selective sequencing or 'Read Until' that allows genomic reads to be analyzed in real-time and abandoned halfway, if not belonging to a genomic region of 'interest'. This selective sequencing opens the door to important applications such as rapid and low-cost genetic tests. The latency in analyzing should be as low as possible for selective sequencing to be effective so that unnecessary reads can be rejected as early as possible. However, existing methods that employ subsequence Dynamic Time Warping (sDTW) algorithm for this problem are too computationally intensive that a massive workstation with dozens of CPU cores still struggles to keep up with the data rate of a mobile phone-sized MinION sequencer. In this paper, we present Hardware Accelerated Read Until (HARU), a resource-efficient hardware-software co-design-based method that exploits a low-cost and portable heterogeneous MPSoC platform with on-chip FPGA to accelerate the sDTW-based Read Until algorithm. Experimental results show that HARU on a Xilinx FPGA embedded with a 4-core ARM processor is around 2.5X faster than a highly optimized multi-threaded software version (around 85X faster than the existing unoptimized multi-threaded software) running on a sophisticated server with 36-core Intel Xeon processor for a SARS-CoV-2 dataset. The energy consumption of HARU is two orders of magnitudes lower than the same application executing on the 36-core server. Source code for HARU sDTW module is available as open-source at https://github.com/beebdev/HARU and an example application that utilises HARU is at https://github.com/beebdev/sigfish-haru.

연구 동기 및 목표

• 자원이 제한된 장치에서 sDTW 기반 실시간 선택적 시퀀싱의 계산 병목 현상을 해결한다.
• 병원체 감시 및 빠른 유전자 검사와 같은 애플리케이션을 위해 이식가능하고 저전력 선택적 시퀀싱을 가능하게 한다.
• MinION 시퀀서의 데이터 전송 속도를 따라잡지 못하는 기존 소프트웨어 중심의 sDTW 구현 방식의 한계를 극복한다.
• 임베디드 MPSoC 플랫폼에 적합한 FPGA 배포를 위한 메모리 효율적이고 고처리량인 sDTW 가속기 설계를 수행한다.
• 저비용 FPGA에서의 하드웨어 가속이 고성능 서버 CPU보다도 빠르고 에너지 효율적인 성능을 낼 수 있음을 입증한다.

제안 방법

• 전체 M×N 행렬 저장을 피함으로써 공간 복잡도를 O(MN)에서 O(M)로 감소시킨 메모리 효율적인 sDTW 가속기를 개발하였다.
• sDTW 계산 내 미세한 병렬성 구조를 활용하여 소프트웨어의 O(MN) 시간 복잡도를 하드웨어에서는 O(M+N)으로 감소시켰다.
• 실시간 신호 처리를 위해 Xilinx Kria MPSoC 플랫폼에 4코어 ARM 프로세서와 sDTW 가속기를 통합하였다.
• 하드웨어 활용도를 극대화하기 위해 신호 사전 처리 및 배치 입력 처리를 위한 다중 스레드 소프트웨어 파이프라인을 구현하였다.
• 효율적인 원시 신호 입출력을 위해 BLOW5 파일 포맷과 slow5lib를 사용하였으며, 임베디드 타겟으로의 크로스 컴파일을 가능하게 하였다.
• 더 큰 시퀀싱 워크로드를 위한 다수의 HARU 인스턴스 지원을 통해 확장 가능한 배포를 가능하게 하였다.

실험 결과

연구 질문

• RQ1 저비용 이식가능한 임베디드 플랫폼에서 FPGA 기반 하드웨어 가속이 나노포어 선택적 시퀀싱을 위한 실시간 sDTW 계산을 달성할 수 있는가?
• RQ2 메모리 효율적인 sDTW 설계는 기존 소프트웨어 구현 대비 공간 복잡도와 시간 복잡도를 얼마나 줄일 수 있는가?
• RQ3 고성능 서버 하드웨어에서 실행되는 최적화된 다중 스레드 소프트웨어와 비교해 HARU의 성능 및 에너지 효율성은 어떠한가?
• RQ4 특히 기준 서열 크기와 데이터 스트리밍 측면에서 현재의 FPGA 플랫폼에서 HARU를 구현할 때의 실용적 한계는 무엇인가?
• RQ5 HARU는 더 새로운 나노포어 화학 물질 및 RNA나 단백질과 같은 다른 핵산 유형을 지원하도록 확장할 수 있는가?

주요 결과

• HARU는 36코어 Xeon 서버에서 SARS-CoV-2 데이터셋을 처리할 때 원래 최적화되지 않은 sDTW 소프트웨어 대비 85배의 성능 향상을 기록하였다.
• 동일한 36코어 서버에서 실행되는 고도로 최적화된 다중 스레드 소프트웨어 버전 대비 HARU는 2.5배 더 빠른 속도를 기록하였다.
• HARU의 에너지 소비는 동일한 응용 프로그램이 36코어 서버에서 실행될 때보다 두 개의 지수 차수 낮았으며, 에너지-지연 곱은 650배 낮았다.
• HARU sDTW 가속기는 Xilinx Kria FPGA의 LUT 자원의 20% 미만을 사용하여 향후 스루풋 확장을 위한 최대 5개의 병렬 코어 확보가 가능했다.
• MinION 시퀀서의 450 염기/초 데이터 전송 속도를 유지하면서 실시간 성능을 확보하여 현장에서의 선택적 시퀀싱이 실현 가능했다.
• HARU의 오픈소스 배포(Verilog 코어 및 장치 드라이버 포함)와 sigfish-haru와의 프로토타입 통합을 통해 재현 가능성과 확장성이 보장되었다.