[논문 리뷰] Enhancing Fault Tolerance of Neural Networks for Security-Critical Applications

Manaar Alam, Arnab Bag외 5명|arXiv (Cornell University)|2019. 02. 05.

Adversarial Robustness in Machine Learning참고 문헌 11인용 수 6

한 줄 요약

이 논문은 보안 중심 응용 분야를 위한 부분 고장 내성(PFT)이 크게 향상된 신경망(NN) 기반 AES S-Box를 제안한다. 학습 중 분석적으로 유도된 제약 조건을 적용함으로써, 고장 주입 조건에서도 오류 출력 확률이 1.21×10⁻⁵%에 불과한 PFT 성능을 달성하였으며, Artix-7 기반 FPGA 및 소프트웨어 구현을 통해 검증되었다. 이는 고장 내성과 하드웨어 오버헤드 사이에 강력한 트레이드오프를 보여준다.

ABSTRACT

Neural Networks (NN) have recently emerged as backbone of several sensitive applications like automobile, medical image, security, etc. NNs inherently offer Partial Fault Tolerance (PFT) in their architecture; however, the biased PFT of NNs can lead to severe consequences in applications like cryptography and security critical scenarios. In this paper, we propose a revised implementation which enhances the PFT property of NN significantly with detailed mathematical analysis. We evaluated the performance of revised NN considering both software and FPGA implementation for a cryptographic primitive like AES SBox. The results show that the PFT of NNs can be significantly increased with the proposed methodology.

연구 동기 및 목표

• 암호화와 같은 보안 중심 응용 분야에서 신경망의 부분 고장 내성(PFT)을 향상시키기 위해.
• 레이저 또는 클럭 격자와 같은 타겟 고장 주입 공격에 취약한 기존 암호화 구현 방식의 문제를 해결하기 위해.
• 기존 LUT 기반 구현 방식보다 고장 내성에서 뛰어난 성능을 보이는 신경망 기반 AES S-Box를 설계하기 위해.
• 정확도를 희생시키지 않은 채 고장 내성을 체계적으로 향상시키는 제약 조건을 적용한 학습 전략을 개발하기 위해.
• 제안된 고장 내성 신경망 아키텍처의 하드웨어 및 소프트웨어 오버헤드를 FPGA 플랫폼에서 평가하기 위해.

제안 방법

• 8비트 입력을 8비트 S-Box 출력으로 매핑하기 위해, ReLU 및 소프트맥스 활성화 함수를 사용한 순환 신경망을 경사 하강법 기반 오차 역전파를 통해 학습시키기 위해.
• 매개변수 고장에 대한 강건성을 향상시키기 위해 학습 중에 네트워크 가중치와 편향에 분석적 제약 조건을 적용하기 위해.
• Xilinx Artix-7 FPGA에서 20비트 고정소수점 산술과 DSP 블록을 활용한 하드웨어 최적화된 정수 가중치 신경망 설계하기 위해.
• 256개의 뉴런을 효율적으로 처리하기 위해 8개의 병렬 계산 유닛 설계 및 출력 뉴런을 선택하기 위한 ArgMax 블록 통합하기 위해.
• 실제 환경 조건에서의 고장 내성 검증을 위해 현장에서 고장 주입을 위한 클럭 격자 기법을 사용하기 위해.
• 8-8-256, 8-32-256, 8-64-256, 8-128-256 등 다양한 신경망 아키텍처와 표준 LUT 기반 S-Box 간의 고장률 비교하기 위해.

실험 결과

연구 질문

• RQ1 제약 조건을 적용한 학습을 통해 기존 암호화 S-Box 구현 방식보다 신경망이 훨씬 더 높은 고장 내성을 확보할 수 있는가?
• RQ2 신경망 기반 암호 primitive에서 고장 내성과 하드웨어 자원 오버헤드 사이의 트레이드오프는 어떠한가?
• RQ3 제안된 제약 조건 학습 방법은 고장 주입 공격 조건에서 오류 출력 확률에 어떤 영향을 미치는가?
• RQ4 FPGA 기반의 신경망 기반 S-Box는 실용적인 고장 내성을 확보하면서도 수용 가능한 성능과 면적 사용을 유지할 수 있는가?
• RQ5 은닉층의 뉴런 수를 증가시키고 매개변수 제약 조건을 적용할 경우, 고장 내성에 측정 가능한 향상이 이루어지는가?

주요 결과

• 8-128-256 신경망 아키텍처는 고장 주입 조건에서 오류 출력 비율이 1.21×10⁻⁵%에 불과한 부분 고장 내성(PFT) 성능을 달성하였다.
• 면적 효율성이 높은 LUT 기반 AES S-Box는 고장률이 0.00385%로, 제약 조건이 적용된 신경망 설계보다 훨씬 높았다.
• 8-128-256 아키텍처는 Artix-7 FPGA에서 128.66 MHz에서 동작했으며, 601개의 슬라이스(7.37%), 1442개의 LUT(6.93%), 33개의 DSP(36.67%)를 사용하였다.
• 제약 조건 학습 전략 덕분에 더 작은 8-64-256 네트워크도 제약 조건이 없는 더 큰 8-128-256 네트워크와 유사한 PFT 성능을 달성할 수 있었다.
• 현장 고장 주입 실험을 통해 시뮬레이션 결과가 검증되었으며, 제안된 학습 전략의 강건성을 입증하였다.
• 8-128-256 설계는 더 높은 면적 및 지연 오버헤드에도 불구하고, 평가된 모든 구현 방식 중에서 가장 높은 고장 내성(낮은 고장률)을 확보하였다.