[논문 리뷰] Error tracing in linear and concatenated quantum circuits

Ritajit Majumdar, Saikat Basu외 2명|arXiv (Cornell University)|2016. 12. 23.

Quantum Computing Algorithms and Architecture참고 문헌 23인용 수 8

한 줄 요약

이 논문은 오차 확률이 임계값을 초과할 경우에만 동적으로 양자 오류 수정 코드(QECC) 블록을 배치하는 오차 추적 기법을 제안한다. 이는 선형 및 복합 양자 회로에서 QECC 오버헤드를 감소시키며, 고장 내성(fault-tolerant)을 해치지 않으면서도 극적인 감소를 이룬다. 게이트 오차 및 메모리 오차 확률 계산을 장치 내성 게이트 설계와 융합함으로써, 필요한 QECC 블록 수를 크게 줄였으며, 선형 회로에서는 종종 0으로 감소시키고, 복합 코드에서는 상당한 자원 절감을 이룬다.

ABSTRACT

Descriptions of quantum algorithms, communication etc. protocols assume the existence of closed quantum system. However, real life quantum systems are open and are highly sensitive to errors. Hence error correction is of utmost importance if quantum computation is to be carried out in reality. Ideally, an error correction block should be placed after every gate operation in a quantum circuit. This increases the overhead and reduced the speedup of the quantum circuit. Moreover, the error correction blocks themselves may induce errors as the gates used for error correction may be noisy. In this paper, we have proposed a procedure to trace error probability due to noisy gates and decoherence in quantum circuit and place an error correcting block only when the error probability exceeds a certain threshold. This procedure shows a drastic reduction in the required number of error correcting blocks. Furthermore, we have considered concatenated codes with tile structure layout lattice architecture[25][21],[24] and SWAP gate based qubit transport mechanism. Tracing errors in higher levels of concatenation shows that, in most cases, after 1 or 2 levels of concatenation, the number of QECC blocks required become static. However, since the gate count increases with increasing concatenation, the percentage saving in gate count is considerably high.

연구 동기 및 목표

• 모든 게이트 후에 반복적으로 QECC 블록을 적용하는 것을 방지함으로써 실제 양자 회로에서 오류 수정에 필요한 자원 오버헤드를 줄이기 위해.
• 반복적인 오류 수정이 속도를 저해하고 자원 비용을 증가시키는 노이지 양자 시스템에서 오류 전파 문제를 해결하기 위해.
• 오류 확률이 사전 정의된 한계를 초과할 경우에만 QECC를 활성화하는 임계값 기반 오차 추적 메커니즘을 개발하기 위해.
• 격자 아키텍처를 갖춘 복합 양자 코드로 기법을 확장하여 게이트 수와 QECC 블록 수를 크게 절감하기 위해.
• 실제 오차 모델 하에서 다양한 양자 컴퓨팅 기술(예: 이온 트랩, 초전도체, 중성 원자)을 대상으로 방법을 평가하기 위해.

제안 방법

• 게이트 수준 오차와 메모리(분해) 오차를 별도로 추적하기 위해 파울리 오차 모델 기반의 확률적 오차 추적 모델을 사용한다.
• 게이트 작업 중에 정지된 큐비트 기간을 고려하여 시간에 따른 누적 오차 확률을 사전 계산하는 오프라인 알고리즘을 적용한다.
• 오류 전파를 제한하기 위해 고장 내성 게이트를 QECC 블록에 통합한다. 이는 수정 회로가 노이지일 경우에도 유효하다.
• 선형 회로와 복합 코드 양쪽 모두에 이 기법을 적용하며, 타일 구조 레이아웃을 갖춘 바콘-쇼어, 스티븐, 킷 코드를 포함한다.
• 복합 아키텍처에서 실제 큐비트 이동과 오차 누적을 모델링하기 위해 SWAP 기반 큐비트 이동을 적용한다.
• 게이트 오차 확률과 메모리 오차 확률을 융합하여 각 회로 세그먼트의 총 오차 확률을 계산한다.

실험 결과

연구 질문

• RQ1 선형 양자 회로에서 오차 추적 기법이 고장 내성에 영향을 주지 않으면서 필요한 QECC 블록 수를 줄일 수 있는가?
• RQ2 복합 양자 회로에서 오차 확률은 어떻게 변화하며, 어느 지점에서 안정화되는가?
• RQ3 다양한 양자 컴퓨팅 기술(예: 이온 트랩, 초전도체)이 임계값 기반 QECC 블록 배치의 효과성에 어떤 영향을 미치는가?
• RQ4 동적 오차 추적 기법을 사용할 경우 복합 코드에서 게이트 수와 자원 오버헤드를 얼마나 줄일 수 있는가?
• RQ5 QECC 블록에 고장 내성 게이트를 사용할 경우, 수정 회로가 노이지일 때도 오류 전파가 억제되는가?

주요 결과

• 제안된 방법은 오류 확률이 낮을 경우 선형 양자 회로의 대부분에서 필요한 QECC 블록 수를 0으로 줄였다.
• 복합 코드에서는 1~2단계의 복합화 이후에 필요한 QECC 블록 수가 정적가 되며, 오류 내성의 수렴을 나타낸다.
• 이온 트랩 및 초전도체 기술에서는 최대 99.98%의 QECC 블록 감소를 달성했으며, 일부 벤치마크 회로에서는 99% 이상의 절감을 기록했다.
• 양자 점 및 중성 원자와 같은 높은 오차율 기술에서도 복합 코드 아키텍처에서 여전히 상당한 절감 효과를 보였으며, 최대 98.5%까지 감소했다.
• 복합화 수준이 증가함에 따라 게이트 수 감소 비율은 높은 수준을 유지하며, 확장성과 효율성을 입증했다.
• QECC 블록에 고장 내성 게이트를 사용함으로써, 수정 회로가 노이지일 경우에도 오류 전파가 억제됨을 입증하여, 방법의 강건성을 검증했다.