[논문 리뷰] Estimation and Compensation of Process Induced Variations in Nanoscale Tunnel Field Effect Transistors (TFETs) for Improved Reliability

Sneh Saurabh, M. Jagadesh Kumar|arXiv (Cornell University)|2010. 10. 18.

Advancements in Semiconductor Devices and Circuit Design참고 문헌 26인용 수 11

한 줄 요약

이 논문은 나노스케일 듀얼 게이트 터널링 FET(DGTFET)에서 공정에 의해 유도되는 변동성, 특히 채널 길이와 펌프 필름/게이트 산화막 두께에 영향을 미치는 것을 추정하고 보완하기 위해 고-k 다이일렉트릭을 갖춘 스트레인 듀얼 게이트 터널링 FET(SDGTFET)를 제안한다. 2차원 장치 시뮬레이션을 통해 SDGTFET 설계가 공정 변동성 하에서 온-전류, 임계전압, 서브스위치 승화를 효과적으로 안정화시켜 장치 신뢰도를 크게 향상시킴을 입증한다.

ABSTRACT

Tunnel Field Effect Transistors (TFET) have extremely low leakage current, exhibit excellent subthreshold swing and are less susceptible to short channel effects. However, TFETs do face certain special challenges, particularly with respect to the process induced variations in (i) the channel length and (ii) the thickness of the silicon thin-film and the gate oxide. This paper, for the first time, studies the impact of the above process variations on the electrical characteristics of a Double Gate Tunnel Field Effect Transistor (DGTFET). Using two dimensional device simulations, we propose the Strained Double Gate Tunnel Field Effect Transistor (SDGTFET) with high-k gate dielectric as a possible solution for effectively compensating the process induced variations in the on-current, threshold voltage and subthreshold-swing improving the reliability of the DGTFET.

연구 동기 및 목표

• 채널 길이 및 펌프 필름/게이트 산화막 두께에 대한 공정 변동성이 듀얼 게이트 터널링 FET(DGTFET)의 전기적 성능에 미치는 영향을 분석하기 위해.
• 이러한 공정에 기인한 변동성으로 인해 발생하는 나노스케일 TFET의 신뢰성 도전 과제를 규명하기 위해.
• 공정에 기인한 변동성을 보완하기 위한 솔루션으로서, 고-k 게이트 다이일렉트릭을 갖춘 새로운 장치 구조인 스트레인 듀얼 게이트 TFET(SDGTFET)를 제안하기 위해.
• 공정 변동성 하에서 핵심 전기적 특성의 안정성을 평가하기 위해.

제안 방법

• 공정 변동성 하에서 DGTFET의 전기적 거동을 모델링하고 분석하기 위해 2차원(2D) 장치 시뮬레이션을 활용한다.
• 밴드-투-밴드 터널링을 조절하고 캐리어 이동도를 향상시키기 위해 실리콘 채널에 기계적 스트레인을 도입한다.
• 게이트 제어를 향상시키고 누설 전류를 감소시키기 위해 게이트 스택에 고-k 다이일렉트릭 재료를 구현한다.
• 동일한 공정 변동 조건 하에서 표준 DGTFET와 SDGTFET 간의 전기적 특성(온-전류, 임계전압, 서브스위치 승화)을 비교한다.
• 다양한 공정 코너에서 장치 파라미터의 통계적 분석을 통해 변동성 민감도를 정량화한다.
• SDGTFET 구조를 통해 채널 길이 및 필름 두께의 변동성에 대한 더 높은 내구성을 확보한다.

실험 결과

연구 질문

• RQ1 채널 길이 및 펌프 필름/게이트 산화막 두께의 공정 변동성이 DGTFET의 온-전류, 임계전압 및 서브스위치 승화에 어떤 영향을 미치는가?
• RQ2 채널 내 기계적 스트레인은 DGTFET 성능에 대한 공정 변동성의 영향를 얼마나 줄일 수 있는가?
• RQ3 게이트 스택에 고-k 다이일렉트릭 재료를 통합함으로써 DGTFET의 공정에 기인한 변동성에 대한 내구성이 향상되는가?
• RQ4 공정 변동성 하에서 SDGTFET는 기존 DGTFET에 비해 얼마나 더 높은 신뢰도 향상을 달성하는가?
• RQ5 SDGTFET 구조는 공정 코너 전반에서 핵심 전기적 파라미터를 어떻게 안정화하는가?

주요 결과

• SDGTFET 설계는 채널 길이 및 펌프 필름 두께의 변동성에 따른 온-전류 민감도를 크게 감소시킨다.
• 고-k 다이일렉트릭과 스트레인 엔지니어링 덕분에 게이트 제어가 향상되어 임계전압 변동이 효과적으로 억제된다.
• 서브스위치 승화가 공정 코너 전반에서 향상되고 안정화되어 더 나은 스위칭 특성을 나타낸다.
• 스트레인과 고-k 다이일렉트릭의 조합은 공정 변동성 하에서 더 균일하고 예측 가능한 장치 반응을 이끌어낸다.
• 제안된 SDGTFET는 공정에 기인한 변동성에 의한 성능 열화를 최소화함으로써 향상된 신뢰도를 달성한다.
• 2차원 시뮬레이션은 특히 나노스케일 영역에서 기존 DGTFET에 비해 SDGTFET 구조가 열등한 내구성을 제공함을 확인한다.