[논문 리뷰] F1 - An Eight Channel Time-to-Digital Converter Chip for High Rate Experiments

Gregory Braun, Horst Fischer외 10명|ArXiv.org|1999. 11. 06.

Advancements in PLL and VCO Technologies참고 문헌 1인용 수 15

한 줄 요약

이 논문은 CERN의 COMPASS와 같은 고속 실험을 위해 설계된 F1 팔채널 타임-투-디지털 컨버터(TDC) 앤드셈리케이트를 제시한다. 19단계의 이방향 레지스터 오실레이터와 코arse 카운터를 사용하여 100 ps 미만의 시간 해상도를 확보하고 사라진 사각형 시간이 없이 50 MHz 읽기 기능과 16비트 다이내믹 레인지 기능을 지원함으로써, 고속 충돌 및 고속 고정표적 환경에서 초당 최대 600만 개의 히트를 신뢰성 있게 디지털화할 수 있다.

ABSTRACT

A new TDC chip has been developed for the COMPASS experiment at CERN. The resulting ASIC offers an unprecedented degree of flexibility and functionality. Its capability to handle highest hit and trigger input rates as well as its low power consumption makes it an ideal tool for future collider and fixed target experiments. First front-end boards equipped with the F1 chip have been used recently at testbeam experiments at CERN. A functional description and specification for this new TDC chip is presented.

연구 동기 및 목표

• CERN의 COMPASS와 같은 고속 입자물리 실험에서 고속, 저사각형 시간 디지털화의 필요성을 해결한다.
• 100 ps 이하의 해상도로 1초당 600만 개 이상의 히트를 처리할 수 없었던 기존 TDC 칩의 한계를 극복한다.
• 극한의 데이터 속도와 환경 변화 조건에서도 작동할 수 있는 유연하고 저전력, 다중 모드 TDC 앤드셈리케이트를 설계한다.
• 분산형 프론트엔드 전자기기에서 최소 지연과 높은 데이터 무결성으로 실시간 트리거 연관 시간 측정을 가능하게 한다.
• 최소한의 오버헤드로 직렬 및 병렬 인터페이스를 사용하여 확장 가능하고 모듈러한 데이터 수집 시스템에 통합할 수 있도록 지원한다.

제안 방법

• 19개의 전압 제어 지연 요소로 구성된 이방향 레지스터 오실레이터를 구현하여 75–150 ps 해상도로 안정적인 시간 기준을 생성한다.
• 레지스터 오실레이터와 코어스 카운터를 조합하여 다이내믹 레인지 확장을 16비트(65,536개의 버킷)로 확보함으로써 장시간 간격 측정이 가능하도록 한다.
• 온도 및 전원 전압 변화에 대응하여 오실레이터 주파수를 안정화하기 위해 피지컬 락킹 루프(PLL)를 사용하여 일관된 시간 해상도를 확보한다.
• 공유 제어 논리를 공유하는 8개의 독립된 시간 측정 채널을 통합하여 고해상도(75 ps), 표준(150 ps), 락 모드(5700 ps) 등 다양한 운영 모드를 유연하게 지원한다.
• 이중 읽기 모드를 지원한다: 8비트 직렬(호트링크 호환) 및 24비트 병렬(최대 처리량), 양쪽 모두 최대 50 MHz에서 동작한다.
• 10 MBit/s 데이터 전송 속도, 4배 오버샘플링, 시작/정지 비트를 통한 오류 탐지 기능을 갖춘 직렬 설정 인터페이스를 구현하여 신뢰성 있는 구성 및 DAC 제어를 구현한다.

실험 결과

연구 질문

• RQ1 초당 최대 600만 개의 히트에 이르는 극한의 히트율 조건에서, 맞춤형 TDC 앤드셈리케이트가 100 ps 이하의 시간 해상도를 확보하고 사라진 사각형 시간 없이 작동할 수 있는가?
• RQ2 고속 실험 환경에서 온도 및 전압 변화에 대응하여 시간 측정 시스템이 높은 선형성과 안정성을 유지할 수 있는가?
• RQ3 단일 칩에서 면적과 전력 소모를 최소화하면서도 고해상도, 표준, 락 모드 등 다양한 운영 모드를 지원하기 위한 설계 전략은 무엇인가?
• RQ4 모듈러하고 확장 가능한 데이터 수집 시스템에서 프론트엔드 전자기기 및 DAC와 효율적으로 인터페이스를 연결하기 위한 방법은 무엇인가?
• RQ5 고속 충돌 및 고정표적 실험에서 TDC 기반 시스템의 최대 달성 가능한 처리량과 지연 시간은 얼마인가?

주요 결과

• F1 TDC는 고해상도 모드에서 75 ps, 표준 모드에서 150 ps의 시간 해상도를 확보하며, 적분 비선형성은 한 시간 버킷 이내이다.
• 칩은 0.3 LSB 미만의 차등 비선형성과 온도 및 전원 전압 변화에 대응하여 한 시간 버킷 이내의 안정성을 유지한다.
• 다이내믹 레인지가 16비트(65,536개의 버킷)로, 고해상도 모드에서 최대 측정 가능한 시간 간격은 약 9.8 µs이다.
• 1초당 최대 600만 개의 히트를 처리할 수 있으며, 디지털화 시 사라진 사각형 시간이 없어 고속 유량 환경에서 지속적인 작동이 가능하다.
• 고해상도 모드에서는 32개의 히트 버퍼와 8개의 출력 버퍼를 탑재하였으며, 트리거 지연 시간은 전체 다이내믹 레인지까지 가능하다(일반적으로 9.8 µs).
• 5 V에서 80 mA의 전력 소모로 작동하며, -40에서 +85 °C의 온도 범위에서 정상 작동하며, LVDS, LVPECL 또는 TTL 입력을 지원하여 혹독한 실험 조건에서도 견고성을 확보한다.