[논문 리뷰] Fast statistical timing analysis for circuits with post-silicon tunable clock buffers

Bing Li, Ning Chen외 1명|arXiv (Cornell University)|2011. 11. 07.

Low-power high-performance VLSI design참고 문헌 27인용 수 10

한 줄 요약

이 논문은 후실사 터널러블(Post-silicon tunable, PST) 클럭 버퍼를 갖는 회로에서 빠른 통계적 타이밍 분석을 위한 그래프 변환 기반 방법을 제안하며, 몬테카를로 시뮬레이션 대비 1000배 이상의 속도 향상을 달성한다. 이는 모든 공정 변동 상황에서의 매개변수화된 최소 클럭 주기 계산과 성능에 가장 민감한 게이트 식별을 통해 수율 인식 설계 프로세스에서 신속한 분석-최적화 루프를 가능하게 한다.

ABSTRACT

Post-Silicon Tunable (PST) clock buffers are widely used in high performance designs to counter process variations. By allowing delay compensation between consecutive register stages, PST buffers can effectively improve the yield of digital circuits. To date, the evaluation of manufacturing yield in the presence of PST buffers is only possible using Monte Carlo simulation. In this paper, we propose an alternative method based on graph transformations, which is much faster, more than 1000 times, and computes a parametric minimum clock period. It also identifies the gates which are most critical to the circuit performance, therefore enabling a fast analysis-optimization flow.

연구 동기 및 목표

• 후실사 터널러블(PST) 클럭 버퍼를 갖는 회로에 대한 효율적인 통계적 타이밍 분석 방법의 부족을 해결하기 위해.
• PST 기반 설계에서 수율 평가를 위한 몬테카를로 시뮬레이션의 계산 병목 현상을 극복하기 위해.
• PST 버퍼 조정 매개변수에 따라 매개변수화된 타이밍 분석을 통해 핵심 게이트 식별이 가능하고, 신속한 최적화를 지원하는 빠른 분석을 가능하게 하기 위해.

제안 방법

• 회로 타이밍 그래프를 변환하여 PST 버퍼의 조정 가능한 지연 범위를 매개변수화된 변수로 모델링한다.
• 모든 공정 변동 상황에서의 매개변수화된 최소 클럭 주기를 계산하기 위해 그래프 기반 알고리즘을 적용한다.
• 변동성을 변환된 그래프를 통해 전파하면서 타이밍 의존성을 유지하기 위해 통계적 지연 모델을 사용한다.
• 각 게이트 지연에 대한 최소 클럭 주기의 민감도를 분석하여 핵심 경로 게이트를 식별한다.
• 최소 클럭 주기를 PST 버퍼 조정 매개변수의 함수로 표현함으로써 매개변수화 분석을 지원한다.
• 확률적 샘플링을 결정론적 그래프 순회로 대체함으로써 런타임을 극적으로 감소시킨다.

실험 결과

연구 질문

• RQ1 몬테카를로 시뮬레이션에 의존하지 않고 PST 클럭 버퍼를 갖는 회로에서 통계적 타이밍 분석을 어떻게 가속화할 수 있는가?
• RQ2 공정 변동에 따라 PST 버퍼 조정이 매개변수화된 최소 클럭 주기에 미치는 영향은 무엇인가?
• RQ3 어느 게이트가 타이밍 열화에 가장 민감하며, 따라서 수율 향상에 가장 중요한가?

주요 결과

• 제안된 방법은 수율 평가에서 몬테카를로 시뮬레이션 대비 1000배 이상의 속도 향상을 달성한다.
• 이 방법은 PST 버퍼 조정 및 공정 변동에 따라 최소 클럭 주기의 매개변수화된 표현식을 계산한다.
• 회로 성능에 가장 크게 영향을 주는 게이트를 성공적으로 식별하여 대상 최적화를 가능하게 한다.
• 반복적인 시뮬레이션 실행이 필요 없이도 높은 정확도를 유지하면서 타이밍 예측을 수행한다.
• 그래프 변환 기법은 효율적인 분석-최적화 반복을 가능하게 하여 수율 기반 설계를 지원한다.