[논문 리뷰] Fault-tolerant quantum computation in the graph-state model

Panos Aliferis, Debbie Leung|arXiv (Cornell University)|2005. 03. 15.

Quantum Computing Algorithms and Architecture인용 수 3

한 줄 요약

이 논문은 양자 계산의 그래프 상태 모델에서 구성 가능한 시뮬레이션과 양자 회로 이론의 임계값 정리에 기반하여 고장 내성(fault tolerance)을 확립한다. 고장 내성 그래프 상태 계산을 위한 정확도 임계값의 존재를 증명하고, 동일한 노이즈 과정에서 기존의 회로 모델 결과를 바탕으로 이에 대한 하한을 유도한다.

ABSTRACT

We consider the problem of fault tolerance in the graph-state model of quantum computation. Using the notion of composable simulations, we provide a simple proof for the existence of an accuracy threshold for graph-state computation by invoking the threshold theorem derived for quantum circuit computation. Lower bounds for the threshold in the graph-state model are then obtained from known bounds in the circuit model under the same noise process.

연구 동기 및 목표

• 그래프 상태 양자 계산 모델에서 고장 내성 임계값의 존재를 입증하는 것.
• 구성 가능한 시뮬레이션을 통해 고장 내성 양자 회로 계산과 그래프 상태 모델 간의 격차를 메우는 것.
• 동일한 노이즈 과정에서 기존의 회로 모델 결과를 바탕으로 그래프 상태 모델의 정확도 임계값에 대한 하한을 도출하는 것.
• 동일한 노이즈 과정에서 고장 내성을 확보하여 직접 비교가 가능한 조건을 만족하는 것.

제안 방법

• 구성 가능한 시뮬레이션 개념을 활용하여 그래프 상태 계산과 양자 회로 계산을 연결하는 것.
• 기존에 입증된 회로 기반 모델의 양자 임계값 정리를 그래프 상태 프레임워크에 적용하는 것.
• 회로 모델에서의 노이즈 임계값을 그래프 상태 모델의 하한으로 변환하는 것.
• 양 모델에서 동일한 노이즈 과정 하에서 고장 내성 계산이 등가임을 기반으로 하는 것.
• 회로 모델에서 임계값이 존재한다면, 동일한 노이즈 조건 하에서 그래프 상태 모델에서도 임계값이 존재함을 입증하는 것.
• 수학적 환원을 통해 회로 모델의 고장 내성이 그래프 상태 모델의 고장 내성으로 이어짐을 보여주는 것.

실험 결과

연구 질문

• RQ1 양자 계산의 그래프 상태 모델에서 고장 내성 임계값이 존재하는가?
• RQ2 구성 가능한 시뮬레이션을 통해 양자 회로 계산의 임계값 정리를 그래프 상태 모델에 적용할 수 있는가?
• RQ3 동일한 노이즈 과정에서 그래프 상태 모델의 정확도 임계값에 대한 하한은 무엇인가?
• RQ4 동일한 노이즈 조건 하에서 그래프 상태 모델의 고장 내성 능력은 회로 모델과 비교해 어떻게 되는가?

주요 결과

• 구성 가능한 시뮬레이션과 회로 기반 양자 계산의 임계값 정리를 통해 그래프 상태 모델에서 고장 내성 임계값의 존재가 입증된다.
• 동일한 노이즈 과정 하에서 기존의 회로 모델 결과를 바탕으로 그래프 상태 모델의 정확도 임계값에 대한 하한이 도출된다.
• 동일한 노이즈 모델 하에서 그래프 상태 모델의 임계값은 해당 회로 모델의 임계값과 같거나 높다.
• 회로 모델에서 유도된 임계값 이하의 노이즈 비율이면 그래프 상태 모델의 고장 내성이 보장된다.
• 모델 간 고장 내성 보장을 이전하는 데 구성 가능한 시뮬레이션의 보편성을 기반으로 하는 증명이다.
• 측정 기반(그래프 상태) 모델에서 고장 내성 양자 계산의 공식적인 기초를 마련한다.