[논문 리뷰] Floating-Point Arithmetic on Round-to-Nearest Representations

Peter Kornerup, Jean‐Michel Muller외 1명|arXiv (Cornell University)|2012. 01. 18.

Numerical Methods and Algorithms참고 문헌 6인용 수 4

한 줄 요약

이 논문은 2의 보수에 추가된 반올림 비트를 기반으로 한 RN-코딩을 사용하는 새로운 부동소수점 표현 방식을 제안한다. 이 방식은 단순한 절삭을 통해 일정 시간 내에 반올림을 수행할 수 있게 하여, 기존 IEEE-754와 동일한 정밀도를 유지하면서도 더 빠르고 단순한 산술 단위를 설계할 수 있도록 한다. 지수부를 표준화된 부호 있는 숫자 형식으로 인코딩함으로써, 기존의 로그 시간 복잡도를 가지는 반올림 증가 연산을 제거하여 더 빠른 연산을 가능하게 하며, 증가 연산 없이도 효율적인 유도 반올림을 위한 스티키 비트를 지원한다.

ABSTRACT

Recently we introduced a class of number representations denoted RN-representations, allowing an un-biased rounding-to-nearest to take place by a simple truncation. In this paper we briefly review the binary fixed-point representation in an encoding which is essentially an ordinary 2's complement representation with an appended round-bit. Not only is this rounding a constant time operation, so is also sign inversion, both of which are at best log-time operations on ordinary 2's complement representations. Addition, multiplication and division is defined in such a way that rounding information can be carried along in a meaningful way, at minimal cost. Based on the fixed-point encoding we here define a floating point representation, and describe to some detail a possible implementation of a floating point arithmetic unit employing this representation, including also the directed roundings.

연구 동기 및 목표

• 기존 IEEE-754 반올림 방식에서 발생하는 로그 시간 복잡도의 증가 연산을 피하고, 일정 시간 내에 편향 없이 반올림하는 부동소수점 산술 시스템을 설계하는 것.
• 2의 보수에 반올림 비트를 추가한 표준화된 표현 방식을 활용하여, 덧셈, 곱셈, 나눗셈과 같은 기본 산술 연산의 하드웨어 구현을 단순화하는 것.
• 반올림 중앙화 모드(RU, RD, RZ, RA)를 증가 연산 없이도 효율적으로 지원하는 것.
• 특수 하드웨어(예: ASIC/FPGA)에서 RN-표현 방식이 IEEE-754와 동일한 정밀도를 유지하면서도 면적과 지연 시간을 줄일 수 있음을 입증하는 것.

제안 방법

• 2의 보수 수를 표준화된 방식으로 인코딩하고 반올림 비트를 추가함으로써, RN-표준형 표현을 통해 절삭 연산만으로도 반올림 중앙화 결과를 일정 시간 내에 도출할 수 있도록 한다.
• 고정소수점 수를 간격(interval)으로 표현하여 반올림 정보를 추적함으로써 산술 연산 중 정확성을 보장한다.
• 지수부를 IEEE-754와 유사하게 정의하며, 가수부를 RN-표준형(2의 보수 + 반올림 비트)으로 인코딩한다.
• 덧셈과 뺄셈은 '근접'과 '멀리' 케이스로 나누어 간격 산술을 사용하여 반올림 의미를 유지한다.
• 곱셈과 나눗셈은 표준 2의 보수 산술을 사용하며, 반올림 정보를 유지하기 위해 최소한의 수정을 가한다.
• 유도 반올림은 스티키 비트와 조건부 반올림 비트 갱신을 통해 실현한다: RU는 r=1, RD는 r=0, RZ는 r=s_a, RA는 r=¬s_a로 설정하며, 꼬리부분이 0이 아닌지 여부에 따라 결정된다.

실험 결과

연구 질문

• RQ1 부동소수점 산술에서 로그 시간 복잡도의 증가 연산 없이도 일정 시간 내에 반올림 중앙화를 달성할 수 있는가?
• RQ2 부호 있는 숫자 표현을 어떻게 효율적으로 인코딩할 수 있을까? 이는 절삭을 통한 일정 시간 내 반올림과 부정 연산을 가능하게 해야 한다.
• RQ3 표준 2의 보수 산술을 RN-표현된 산술 연산에 얼마나 효율적으로 재사용할 수 있을까? 최소한의 수정으로도 가능한가?
• RQ4 이 표현 방식에서 반올림 증가 연산 없이도 효율적인 유도 반올림을 어떻게 실현할 수 있는가?
• RQ5 RN-표현 방식이 IEEE-754와 동일한 정밀도를 유지하면서도 하드웨어 복잡성과 지연 시간을 줄일 수 있는가?

주요 결과

• RN-표준형 표현을 통해 절삭 연산만으로도 반올림 중앙화를 일정 시간 내에 수행할 수 있으며, 이로 인해 IEEE-754에서 요구되는 로그 시간 복잡도의 증가 연산이 제거된다.
• 비트별 역전(bit-wise inversion)을 통해 부정 연산을 일정 시간 내에 수행할 수 있으며, 이는 표준 2의 보수 방식에서 전체 추가기능이 필요한 것과 비교해 큰 향상이다.
• 덧셈과 뺄셈 연산은 표준 2의 보수 논리에 최소한의 수정만을 가하여 실현되며, 간격 기반 의미론을 활용해 정확성을 보장한다.
• 곱셈과 나눗셈은 표준 알고리즘을 반올림 정보를 유지하도록 조정하여 정의되며, 표준 2의 보수 연산을 초과하는 추가 비용 없이도 수행된다.
• 유도 반올림(RU, RD, RZ, RA)은 스티키 비트와 조건부 반올림 비트 갱신을 통해 증가 연산 없이도 실현 가능하다.
• RN-표현 방식은 동일한 형식에서 IEEE-754와 동일한 이산화 오차와 정밀도를 유지하지만, 하드웨어 구현에서 면적과 지연 시간이 감소한다.