[논문 리뷰] Full LTL Synthesis over Infinite-state Arenas

Shaun Azzopardi, Luca Di Stefano외 2명|arXiv (Cornell University)|2023. 07. 19.

Formal Methods in Verification인용 수 4

한 줄 요약

이 논문은 안정성 추상화에 정당성 추상화를 추가하여 무한 상태 반응 프로그램에서 LTL 합성의 완전 자동화된 접근법을 제시한다. 이는 이전 방법이 실패하는 문제에 대해서도 종료 가능성을 보장한다. 주요 기여는 반복적인 반례 분석 기반의 방법으로, 무한 루프를 탐지하고 랭킹 함수를 추론하여 강한 정당성 가정을 추가함으로써 복잡한 LTL 성질을 가진 프로그램에서 제어기 합성을 가능하게 한다. 이는 무한 변수를 포함한 프로그램에서의 합성에 유용하다.

ABSTRACT

Recently, interest has increased in applying reactive synthesis to richer-than-Boolean domains. A major (undecidable) challenge in this area is to establish when certain repeating behaviour terminates in a desired state when the number of steps is unbounded. Existing approaches struggle with this problem, or can handle at most deterministic games with Büchi goals. This work goes beyond by contributing the first effectual approach to synthesis with full LTL objectives, based on Boolean abstractions that encode both safety and liveness properties of the underlying infinite arena. We take a CEGAR approach: attempting synthesis on the Boolean abstraction, checking spuriousness of abstract counterstrategies through invariant checking, and refining the abstraction based on counterexamples. We reduce the complexity, when restricted to predicates, of abstracting and synthesising by an exponential through an efficient binary encoding. This also allows us to eagerly identify useful fairness properties. Our discrete synthesis tool outperforms the state-of-the-art on linear integer arithmetic (LIA) benchmarks from literature, solving almost double as many syntesis problems as the current state-of-the-art. It also solves slightly more problems than the second-best realisability checker, in one-third of the time. We also introduce benchmarks with richer objectives that other approaches cannot handle, and evaluate our tool on them.

연구 동기 및 목표

• 무한 상태 프로그램에서 무한 추론이 필요한 사양에 대해 기존 자동 LTL 합성 방법이 종료하지 못하는 한계를 해결하기 위해.
• 현재 안정성 추상화 기반 합성에 정당성 추상화를 확장하여, 완전한 LTL 실현 가능성에 필수적인 생존성 및 루프 종료 성질을 포괄하기 위해.
• 특히 무한 정수 변수를 포함한 프로그램에 대해 사용자 제공의 제어기 템플릿 없이 완전 자동 합성을 가능하게 하기 위해.
• 반례 분석에서 유도된 동적 정당성 조건을 탐색하는 CEGAR 스타일 루프를 개발하기 위해.
• 사례 연구(예: 가역 레인 제어기 포함)를 통해 제안된 방법의 타당성을 입증하기 위해.

제안 방법

• 프로그램이 LTL 공식으로 추상화되고, 추상 영역에서 합성이 수행되는 CEGAR 스타일 루프를 사용한다.
• 비현실적인 추상 전략으로부터 유도된 반례를 분석하여, 무한 변수 갱신을 포함하는 잘못된 루프를 탐지한다.
• 루프가 탐지되면 루프 동작에 대한 랭킹 함수를 계산하기 위해 종료성 검사를 수행한다.
• 이 랭킹 함수는 강한 정당성 가정을 유도하는 데 사용되며, 이는 잘못된 전략의 전체 가족을 제거한다.
• 안정성 술어와 정당성 조건을 반복적으로 개선하여 실현 가능한 제어기를 합성하거나 비실현 가능성 증명에 도달할 때까지 추상화를 정교화한다.
• 반응 프로그램을 위한 DSL을 지원하는 프로토타입 도구로 구현되었으며, 기호 실행과 자동 정당성 조건 탐색을 지원한다.

실험 결과

연구 질문

• RQ1 무한 상태 LTL 합성에서 반례로부터 정당성 추상화를 자동으로 탐지할 수 있는가? 이는 무한 루프를 포함한 문제에 대해 종료 가능성을 보장한다.
• RQ2 잘못된 반례 전략에서 자동으로 랭킹 함수를 추론할 수 있는가? 이를 통해 추상화에 정당성 가정을 강화할 수 있는가?
• RQ3 정당성 추상화를 추가함으로써 안정성 및 도달 가능성 성질을 초월해 자동 LTL 합성의 적용 범위가 얼마나 확장되는가?
• RQ4 사용자 제공 템플릿 없이도 무한 정수 변수를 포함한 비종료 프로그램에 대해 정확한 제어기를 합성할 수 있는가?
• RQ5 정당성 추상화의 통합이 합성 과정의 확장성과 성능에 어떤 영향을 미치는가?

주요 결과

• 제안된 방법은 기존의 완전 자동화된 접근법이 종료하지 못하는 문제들(무한 루프 및 정수 변수 포함)에 대해서도 제어기를 성공적으로 합성한다.
• 프로토타입은 반례에서 정당성 조건을 정확히 탐지하고 추상화하여 모든 사례 연구에서 종료 가능성과 정확한 합성을 달성했다.
• 실행 시간 측정 결과, 가상 머신에서 몇 초에서 수 분 내로 합성이 완료되었으며, 가장 시간이 오래 걸리는 단계는 랭킹 함수 탐색(1회당 수 초 이내)이었다.
• 현재 구현은 추상화에 술어를 추가할 경우 확장성 문제를 겪고 있으며, 특히 술어 조합의 조합 폭발로 인한 문제이지만, 최적화 방법을 모색 중이다.
• 가역 레인 제어기 사례 연구에서 방법의 타당성이 입증되었으며, 이러한 문제를 해결하기 위해 정당성 추상화가 필수적임을 보여주었다.
• 이 방법은 LTL에 국한되지 않으며, 다른 ω-정규 사양으로 일반화될 것으로 예상되며, 기존 합성 도구에 통합될 가능성도 있다.