[논문 리뷰] Future Large-Scale Memristive Device Crossbar Arrays: Limits Imposed by Sneak-Path Currents on Read Operations

Yansong Gao, Omid Kavehei외 3명|arXiv (Cornell University)|2015. 07. 08.

Advanced Memory and Neural Computing참고 문헌 13인용 수 5

한 줄 요약

이 논문은 대규모 크로스바 어레이에서 스니크패스 전류를 억제하기 위해 내재된 정류 특성을 가진 메모리스 장치를 제안하여 신뢰성 있는 읽기 동작을 가능하게 한다. Verilog-A 행동 모델을 사용하여, 최적의 비선형성과 높은 정류 비율이 전력 소비를 균형 있게 유지하면서 독독 마진을 크게 향상시킴을 입증하며, 확장 가능한 고밀도 메모리 시스템을 위한 설계 지침을 제공한다.

ABSTRACT

Passive crossbar arrays based upon memristive devices, at crosspoints, hold great promise for the future high-density and non-volatile memories. The most significant challenge facing memristive device based crossbars today is the problem of sneak-path currents. In this paper, we investigate a memristive device with intrinsic rectification behavior to suppress the sneak-path currents in crossbar arrays. The device model is implemented in Verilog-A language and is simulated to match device characteristics readily available in the literature. Then, we systematically evaluate the read operation performance of large-scale crossbar arrays utilizing our proposed model in terms of read margin and power consumption while considering different crossbar sizes, interconnect resistance values, HRS/LRS (High Resistance State/Low Resistance State) values, rectification ratios and different read-schemes. The outcomes of this study are understanding the trade-offs among read margin, power consumption, read-schemes and most importantly providing a guideline for circuit designers to improve the performance of a memory based crossbar structure. In addition, read operation performance comparison of the intrinsic rectifying memristive device model with other memristive device models are studied.

연구 동기 및 목표

• 대규모 메모리스 크로스바 어레이에서 스니크패스 전류의 비가역적 영향을 해결함으로써 확장성과 신뢰성의 핵심 도전 과제를 해결한다.
• 1T1M 및 1D1M 구조와 같은 기존 솔루션의 한계를 극복한다. 이는 높은 면적 점유율, 프로그래밍 문제, 또는 전압 분할 효과로 인한 제약을 수반한다.
• 내재된 정류 기능을 가진 메모리스 장치가 스니크패스 전류 문제를 본질적으로 해결할 수 있는지 탐색한다.
• 독독 마진, 전력 소비, 장치 파라미터 간의 상호 교환 관계를 평가하여 회로 설계자에게 설계 지침을 제공한다.
• 제안된 내재 정류 장치를 다른 메모리스 모델 및 독독 방법과 체계적으로 비교하여 성능 우수성을 입증한다.

제안 방법

• 공개된 실험적 파라미터를 기반으로 내재된 정류 특성을 가진 메모리스 장치의 Verilog-A 행동 모델을 개발한다.
• 보고된 I-V 특성과 일치시키기 위해 장치 모델을 시뮬레이션하며, 높은 정류 비율(최대 10^6)과 안정된 스위칭 동작을 포함한다.
• 다양한 크로스바 어레이 크기(16×16에서 256×256까지), 인터커넥트 저항, HRS/LRS 저항 비율, 정류 파라미터를 고려하여 독독 동작 성능을 평가한다.
• 세 가지 독독 방법(V/3, V/2, F-F)을 테스트하여 독독 마진과 전력 소비에 미치는 영향을 비교한다.
• 파라미터 k를 통해 선택기의 비선형성 영향을 분석하여 독독 마진과 전력 소비에 미치는 영향을 파악하고 최적의 비선형성 창을 도출한다.
• 현실적인 어레이 조건 하에서 독독 마진과 전력 소비를 정량화하기 위해 광범위한 SPICE 유사 시뮬레이션을 수행한다.

실험 결과

연구 질문

• RQ1 내재된 정류 기능을 가진 메모리스 장치는 대규모 크로스바 어레이에서 스니크패스 전류를 어떻게 억제하는가?
• RQ2 독독 마진을 극대화하고 전력 소비를 최소화하기 위해 선택기의 최적 비선형성(k)은 무엇인가?
• RQ3 어레이 크기, 인터커넥트 저항, HRS/LRS 저항 비율은 독독 마진과 전력 효율성에 어떻게 영향을 미치는가?
• RQ4 다양한 어레이 크기에서 V/3, V/2, F-F 독독 방법 간의 독독 마진과 전력 소비는 어떻게 비교되는가?
• RQ5 제안된 내재 정류 장치와 기존 1T1M/1D1M 아키텍처 간의 성능 상호 교환 관계는 어떠한가?

주요 결과

• 내재된 정류 기능을 가진 메모리스 장치는 스니크패스 전류를 억제함으로써 독독 마진을 크게 향상시키며, 정류 비율이 최대 10^6에 이르러 성능 향상이 뚜렷하다.
• 선택기의 최적 비선형성(k)이 존재한다. 과도한 비선형성은 독독 마진을 악화시키고 전력 소비를 증가시키며, 직관적인 기대와는 반대로 작용한다.
• V/3 독독 방법이 어레이 크기가 증가할수록 가장 뛰어난 독독 마진을 확보하지만, F-F 방법은 가장 낮은 마진을 보이지만 가장 뛰어난 전력 효율성을 확보한다.
• 선택기의 비선형성(k)이 높을수록 전력 소비가 증가하므로, 설계 시 신중한 튜닝이 필수적인 중요한 상호 교환 관계가 존재한다.
• HRS/LRS 저항 비율과 정류 비율이 높을수록 독독 마진 향상에 유리하며, 스위칭 속도와 유지 시간이 확보되는 조건에서 바람직하다.
• 제안된 내재 정류 장치는 1D1M 및 1T1M 구조보다 독독 마진과 확장성 면에서 뛰어나며, 향후 3D 통합 고밀도 메모리로의 구현 가능성을 제시한다.