[논문 리뷰] GDR-HGNN: A Heterogeneous Graph Neural Networks Accelerator Frontend with Graph Decoupling and Recoupling

Runzhen Xue, Mingyu Yan외 5명|arXiv (Cornell University)|2024. 04. 06.

Advanced Graph Neural Networks인용 수 1

한 줄 요약

이 논문은 동적 그래프 재구성 기반 그래프 분리 및 재결합을 통해 버퍼 번갈아 사용 문제를 줄이는 이질적 그래프 신경망(HGNN) 가속기용 하드웨어 프론트엔드인 GDR-HGNN을 제안한다. 데이터 국소성 향상과 원활한 파이프라인 처리를 통해 GDR-HGNN은 A100 GPU 대비 평균 14.6배의 성능 향상을 달성하였으며, 기준 HiHGNN 가속기 대비 1.78배 빠르게 작동하여 DRAM 액세스를 크게 감소시키고 대역폭 활용도를 향상시키며 최소한의 면적과 전력 오버헤드로 구현하였다.

ABSTRACT

Heterogeneous Graph Neural Networks (HGNNs) have broadened the applicability of graph representation learning to heterogeneous graphs. However, the irregular memory access pattern of HGNNs leads to the buffer thrashing issue in HGNN accelerators. In this work, we identify an opportunity to address buffer thrashing in HGNN acceleration through an analysis of the topology of heterogeneous graphs. To harvest this opportunity, we propose a graph restructuring method and map it into a hardware frontend named GDR-HGNN. GDR-HGNN dynamically restructures the graph on the fly to enhance data locality for HGNN accelerators. Experimental results demonstrate that, with the assistance of GDR-HGNN, a leading HGNN accelerator achieves an average speedup of 14.6 times and 1.78 times compared to the state-of-the-art software framework running on A100 GPU and itself, respectively.

연구 동기 및 목표

• 비정규적인 메모리 액세스 패턴으로 인해 발생하는 HGNN 가속기 내 버퍼 번갈아 사용 문제를 해결하기 위해.
• 이질적 그래프 내 의미론적 그래프의 위상 분석을 통해 하드웨어 최적화 기회를 규명하기 위해.
• 실시간으로 그래프를 재구성하여 데이터 국소성을 향상시키고 DRAM 액세스를 줄이는 경량 하드웨어 프론트엔드를 설계하기 위해.
• 기존 가속기 아키텍처에 영향을 주지 않으면서 파이프라인 효율성을 유지하고 유의미한 면적/전력 오버헤드를 유발하지 않도록 통합하기 위해.

제안 방법

• 각 의미론적 그래프를 공통 정점이 없는 간선-불공유 컴포넌트로 분할하는 그래프 분리 단계를 제안한다.
• 모든 원래 간선이 그룹 내 적어도 하나의 정점과 공유하도록 정점 그룹을 식별하는 그래프 재결합 단계를 도입한다.
• 각각의 정점 그룹을 중심으로 하여 강한 커뮤니티 구조를 형성하는 다중 하위그래프로 원래 의미론적 그래프를 재구성한다.
• 가속화 이전에 실시간으로 그래프 재구성을 수행하는 디커플러와 리커플러를 갖춘 하드웨어 프론트엔드(GDR-HGNN)를 설계한다.
• 프론트엔드를 가속기 파이프라인에 통합하여 지속적인 데이터 흐름을 유지하고 버퍼 교체를 줄인다.
• 최소한의 버퍼를 사용해 간선 및 정점 인덱스를 저장함으로써 면적과 전력 오버헤드를 낮춘다(티엠에스씨 12nm 기술 기준 각각 2.30% 및 0.46%).

실험 결과

연구 질문

• RQ1 HGNN 내 의미론적 그래프의 이분 그래프 위상은 가속기에서의 버퍼 번갈아 사용 문제를 줄이기 위해 활용될 수 있는가?
• RQ2 그래프 재구성은 HGNN 워크로드에서 데이터 국소성 향상과 DRAM 액세스 감소에 어떻게 기여하는가?
• RQ3 기존 HGNN 가속기 아키텍처에 동적 그래프 재구성 프론트엔드를 통합할 경우 성능 및 하드웨어 오버헤드는 어떠한가?
• RQ4 제안된 방법은 반복적인 메모리 액세스를 줄이면서도 높은 대역폭 활용도를 유지할 수 있는가?

주요 결과

• GDR-HGNN은 A100 GPU에서 실행되는 최신 소프트웨어 프레임워크 대비 평균 14.6배의 성능 향상을 달성한다.
• GDR-HGNN을 HiHGNN 가속기와 통합하면 HiHGNN 단독 대비 1.78배의 성능 향상을 기록한다.
• DRAM 액세스는 T4 GPU의 4.8%, A100 GPU의 8.7%, HiHGNN의 57.1%로 감소하여 메모리 트래픽 감소를 확인한다.
• DRAM 대역폭 활용도는 T4 GPU 대비 2.58배, A100 GPU 대비 6.35배 향상되어 효율적인 메모리 사용을 입증한다.
• HiHGNN와 결합한 하드웨어 프론트엔드는 티엠에스씨 12nm 기술 기준 면적 오버헤드 2.30%, 전력 오버헤드 0.46%에 그친다.
• 성능 향상의 근본 원인은 구조화된 하위그래프 처리로 인한 데이터 국소성 향상과 파이프라인 활용도의 중단 없는 유지이다.