[논문 리뷰] Hardware-based Security for Virtual Trusted Platform Modules

Sami Alsouri, Thomas Feller외 2명|arXiv (Cornell University)|2013. 08. 07.

Security and Verification in Computing참고 문헌 12인용 수 3

한 줄 요약

이 논문은 가상화 환경에서 가상 PCRs(vPCRs)를 물리적 하드웨어 PCR에 바인딩하기 위해 해시 트리와 점진적 해싱이라는 두 가지 하드웨어 기반 보안 메커니즘을 제안한다. 이는 소프트웨어 공격에 대한 저항성을 확보하며, FPGA 기반 구현에서 낮은 오버헤드를 유지하면서도 신뢰할 수 있는 가상 TPM을 유지한다. 업데이트 복잡도는 O(log n)을 달성한다.

ABSTRACT

Virtual Trusted Platform modules (TPMs) were proposed as a software-based alternative to the hardware-based TPMs to allow the use of their cryptographic functionalities in scenarios where multiple TPMs are required in a single platform, such as in virtualized environments. However, virtualizing TPMs, especially virutalizing the Platform Configuration Registers (PCRs), strikes against one of the core principles of Trusted Computing, namely the need for a hardware-based root of trust. In this paper we show how strength of hardware-based security can be gained in virtual PCRs by binding them to their corresponding hardware PCRs. We propose two approaches for such a binding. For this purpose, the first variant uses binary hash trees, whereas the other variant uses incremental hashing. In addition, we present an FPGA-based implementation of both variants and evaluate their performance.

연구 동기 및 목표

• 소프트웨어 기반 가상 TPM(vTPMs)의 보안 취약성을 해결하기 위해 하드웨어 기반 신뢰성이 결여되어 있고, 신뢰 기반 영역(TCB)이 확장되는 문제를 해결한다.
• 단일 물리적 하드웨어 PCR에 바인딩하여 가상 PCRs에 하드웨어 수준의 보안을 복원한다.
• 가상 환경에서 TCB를 줄이기 위해 vPCR의 무결성이 암호학적으로 신뢰할 수 있는 하드웨어 루트에 고정되도록 보장한다.
• 이중 새로운 바인딩 기법인 이진 해시 트리와 점진적 해싱를 FPGA 기반으로 실현하여 실용성 여부를 평가한다.

제안 방법

• 같은 인덱스의 다수의 vPCR을 이진 해시 트리로 결합하여 단일 루트 해시를 생성하고, 이를 하드웨어 PCR에 저장함으로써 암호학적 해싱을 통한 무결성 보장을 확보한다.
• 점진적 해싱을 활용해 vPCR 값의 집계된 해시를 유지하며, 모듈러 산술 연산을 통해 효율적인 업데이트를 가능하게 한다.
• 실제 환경 제약 조건 하에서 성능 및 자원 사용량을 평가하기 위해 두 기법을 Virtex5 FPGA 플랫폼에 구현한다.
• 기존 TPM은 이러한 인터페이스를 제공하지 않기 때문에, 해시 트리 및 점진적 해싱 작업을 네이티브로 지원하기 위한 TPM 사양 확장을 제안한다.
• 결과의 신뢰성을 확보하기 위해 해시 계산을 TPM 내부에서 수행하도록 설계하여 위장 공격을 방지한다.
• 악성 리셋 공격를 방지하기 위해 점진적 해싱에 기록 추적 메커니즘을 도입하여 감사 가능성을 유지한다.

실험 결과

연구 질문

• RQ1 가상 PCRs를 하드웨어 PCR에 안전하게 바인딩하여 가상 환경에서 하드웨어 기반 신뢰성을 복원할 수 있는가?
• RQ2 실제 구현에서 해시 트리 기반 및 점진적 해싱 기반 바인딩 기법의 계산 및 자원 오버헤드는 어떻게 비교되는가?
• RQ3 이러한 기법들이 FPGA 플랫폼에서 어떤 성능 특성을 보이는가(업데이트 및 검증 시간 기준)?
• RQ4 제안된 바인딩 메커니즘은 기존 TPM 제약 조건 내에서 실현 가능한가, 아니면 사양 확장을 필요로 하는가?
• RQ5 가상 TPM 수와 업데이트 작업 수가 증가할수록 검증 복잡도는 어떻게 변화하는가?

주요 결과

• 해시 트리 기반 바인딩은 업데이트 및 검증 작업 모두 O(log n)의 복잡도를 달성하며, FPGA에서 측정된 업데이트 시간은 1.4 μs이다.
• 점진적 해싱 기반 바인딩은 업데이트 복잡도가 O(1)이지만 검증 복잡도는 O(n*u)로 나타나, 검증 시간이 55.4 μs에 이르며 해시 트리 방식보다 30배 이상 느리다.
• 해시 트리 구현은 병렬 SHA-1 계산으로 인해 약 20%의 성능 향상을 보였지만, LPC 버스를 통한 통신 오버헤드가 주요 성능 저하 원인이 되었다.
• 점진적 해싱 기법의 자원 소모는 뚜렷하다: 단지 시프트 앤 애드 승수기만으로도 14,371개의 LUT과 6,175개의 레지스터를 소비한다.
• 점진적 해싱 접근법은 리셋 공격를 방지하기 위해 업데이트 기록을 저장해야 하며, 이는 검증 복잡도를 증가시키고 확장성에 제약을 가한다.
• 두 기법 모두 합리적인 오버헤드로 실현 가능하며, 저자들은 향후 TPM에서 이러한 메커니즘을 지원하기 위해 사양 확장을 제안한다.