[논문 리뷰] HEAX: An Architecture for Computing on Encrypted Data

M. Sadegh Riazi, Kim Laine외 2명|arXiv (Cornell University)|2019. 09. 20.

Cryptography and Data Security참고 문헌 58인용 수 30

한 줄 요약

HEAX는 다중 수준의 병렬성, 특히 고도로 병렬화 가능한 수론적 변환(NTT) 엔진과 감소된 片상 메모리 사용을 갖춘 종단 간 파ipelined 설계를 통해 소프트웨어 기반 FHE 대비 164–268× 성능 향상을 달성하는 새로운 하드웨어 아키텍처를 제안한다. 이 아키텍처는 재구성 가능한 하드웨어에 최적화되어 있으며, 보안성과 확장성을 유지하면서 암호화된 데이터에 대한 효율적인 계산을 가능하게 한다.

ABSTRACT

With the rapid increase in cloud computing, concerns surrounding data privacy, security, and confidentiality also have been increased significantly. Not only cloud providers are susceptible to internal and external hacks, but also in some scenarios, data owners cannot outsource the computation due to privacy laws such as GDPR, HIPAA, or CCPA. Fully Homomorphic Encryption (FHE) is a groundbreaking invention in cryptography that, unlike traditional cryptosystems, enables computation on encrypted data without ever decrypting it. However, the most critical obstacle in deploying FHE at large-scale is the enormous computation overhead. In this paper, we present HEAX, a novel hardware architecture for FHE that achieves unprecedented performance improvement. HEAX leverages multiple levels of parallelism, ranging from ciphertext-level to fine-grained modular arithmetic level. Our first contribution is a new highly-parallelizable architecture for number-theoretic transform (NTT) which can be of independent interest as NTT is frequently used in many lattice-based cryptography systems. Building on top of NTT engine, we design a novel architecture for computation on homomorphically encrypted data. We also introduce several techniques to enable an end-to-end, fully pipelined design as well as reducing on-chip memory consumption. Our implementation on reconfigurable hardware demonstrates 164-268x performance improvement for a wide range of FHE parameters.

연구 동기 및 목표

• 대규모 배포를 제한하는 완전 동형 암호화(FHE)의 핵심 성능 저하 요인을 해결하기 위해.
• 클라우드 환경에서 암호화된 데이터에 대한 효율적이고 확장 가능하며 안전한 계산을 가능하게 하는 하드웨어 아키텍처를 설계하기 위해.
• 암호화된 데이터의 계산 오버헤드를 줄이기 위해, 암호문 수준에서부터 세밀한 모듈러 산술에 이르기까지 다수의 병렬성 수준을 활용하기 위해.
• 종단 간 파이프라인 실행을 지원하면서도 片상 메모리 소비를 최소화하기 위해.
• 실용적이고 재구성 가능한 하드웨어 솔루션을 제공하여 래티스 기반 암호 primitive인 NTT 및 FHE를 가속화하기 위해.

제안 방법

• FHE 워크로드에 최적화된 새로운 고도로 병렬화 가능한 수론적 변환(NTT) 엔진 설계.
• 스톱 없이 종단 간 동형 연산 실행을 지원하는 파이프라인 아키텍처 구현.
• 큰 암호문을 위한 片상 저장소 요구량을 줄이기 위한 메모리 최적화 기법 도입.
• NTT 및 모듈러 산술 연산에 대해 다수의 처리 단위 간 데이터 수준 및 명령 수준의 병렬성 활용.
• 재구성 가능한 하드웨어(FPGA)를 사용하여 다양한 FHE 파rameter 세트에 걸쳐 HEAX 아키텍처를 프로토타ип 및 평가.
• 다양한 핵심 FHE 연산, 특히 다항식 곱셈에서의 지연 시간을 줄이기 위한 모듈러 산술 최적화 적용.

실험 결과

연구 질문

• RQ1 하드웨어 수준의 병렬성은 완전 동형 암호화(FHE)의 가속화에 효과적으로 활용될 수 있는가?
• RQ2 FHE 시스템에서 메모리 프로파일을 줄이고 파이프라인 실행을 가능하게 하기 위해 필요한 아키텍처 최적화는 무엇인가?
• RQ3 재구성 가능한 하드웨어 플랫폼은 소프트웨어 기반 FHE 구현 대비 상당한 성능 향상을 달성할 수 있는가?
• RQ4 제안된 NTT 엔진은 기존 소프트웨어 및 하드웨어 설계 대비 처리량과 자원 활용도 측면에서 어떻게 비교되는가?
• RQ5 HEAX 아키텍처는 다양한 FHE 파rameter 세트에 걸쳐 저지연성과 고처리량을 유지하면서 얼마나 잘 확장 가능한가?

주요 결과

• HEAX는 다양한 FHE 파arameter 세트에 걸쳐 소프트웨어 기반 FHE 대비 164–268× 성능 향상을 달성한다.
• 제안된 NTT 엔진은 래티스 기반 FHE 체계에 필수적인 고처리량, 저지연 다항식 산술을 가능하게 한다.
• 종단 간 파이프라인화로 유휴 사이클이 감소하고 하드웨어 활용도가 향상되어 지속적인 처리량을 확보한다.
• 데이터 레이아웃 및 버퍼링 최적화를 통해 片상 메모리 소비가 크게 감소하여 확장성 향상.
• 재구성 가능한 하드웨어(FPGA)에서 강력한 확장성과 효율성을 입증하여 실세계 배포에 실현 가능함.
• HEAX 설계는 일반화 가능하며, FHE를 초월한 다른 래티스 기반 암호 시스템에도 유익할 수 있다.