[논문 리뷰] High-Efficiency Self-Adjusting Switched Capacitor DC-DC Converter with Binary Resolution

Alexander Kushnerov|HAL (Le Centre pour la Communication Scientifique Directe)|2010. 03. 22.

Advanced DC-DC Converters참고 문헌 47인용 수 32

한 줄 요약

이 논문은 이진 해상도를 갖춘 고효율 자가조정형 스위치드 커패시터 DC-DC 컨버터를 제안하며, 이는 이진 분수를 커패시터 전압 수준에 매핑하는 새로운 수체계를 통해 정밀한 출력 전압 제어를 가능하게 한다. 비행 커패시터를 동적으로 구성하여 이진가중치 전압을 유지함으로써, 넓은 입력 전압 변동 범위에서도 전력 손실을 감소시키고 효율을 향상시킨다. 시뮬레이션과 실험을 통해 검증되었다.

ABSTRACT

Switched-Capacitor Converters (SCC) suffer from a fundamental power loss deficiency which make their use in some applications prohibitive. The power loss is due to the inherent energy dissipation when SCC operate between or outside their output target voltages. This drawback was alleviated in this work by developing two new classes of SCC providing binary and arbitrary resolution of closely spaced target voltages. Special attention is paid to SCC topologies of binary resolution. Namely, SCC systems that can be configured to have a no-load output to input voltage ratio that is equal to any binary fraction for a given number of bits. To this end, we define a new number system and develop rules to translate these numbers into SCC hardware that follows the algebraic behavior. According to this approach, the flying capacitors are automatically kept charged to binary weighted voltages and consequently the resolution of the target voltages follows a binary number representation and can be made higher by increasing the number of capacitors (bits). The ability to increase the number of target voltages reduces the spacing between them and, consequently, increases the efficiency when the input varies over a large voltage range. The thesis presents the underlining theory of the binary SCC and its extension to the general radix case. Although the major application is in step-down SCC, a simple method to utilize these SCC for step-up conversion is also described, as well as a method to reduce the output voltage ripple. In addition, the generic and unified model is strictly applied to derive the SCC equivalent resistor, which is a measure of the power loss. The theoretical predictions are verified by simulation and experimental results.

연구 동기 및 목표

• 목표 전압 외에서 작동하는 동안 에너지 손실이 발생하는 스위치드 커패시터 컨버터(SCC)의 근본적 전력 손실 문제를 해결하기 위해.
• SCC에서 전압 간격을 최소화하고 손실을 줄이기 위해 출력 전압의 미세 제어 및 이진 해상도 제어를 가능하게 하기 위해.
• 비행 커패시터가 자동으로 이진가중치 전압으로 충전되도록 보장하는 새로운 수체계와 하드웨어 매핑 규칙을 개발하기 위해.
• 이를 바탕으로 임의의 기수로 확장하고, 최소한의 리플로 올리고 및 내리기 변환을 모두 지원하기 위해.
• SCC의 전력 손실을 정량화하고 예측하기 위해 통합된 등가 저항 모델을 유도하기 위해.

제안 방법

• 목표 출력 전압을 이진 분수로 표현하는 새로운 수체계를 도입하여 정밀한 전압 해상도를 확보하기 위해.
• 출력과 입력 간의 무부하 전압 비율이 커패시터 구성에 의해 결정되는 이진 분수인 SCC 토폴로지를 설계하기 위해.
• 이진 수 표현을 물리적 SCC 하드웨어 구성으로 변환하기 위한 대수적 규칙을 수립하기 위해.
• 예를 들어, Vout = V_in × (b1/2 + b2/4 + ...)와 같이 이진가중치 전압으로 충전된 비행 커패시터를 사용하여 고해상도 출력 제어를 달성하기 위해.
• SCC의 등가 시리즈 저항(ESR)을 유도하기 위해 일반적이고 통합된 모델을 적용하여 전력 손실의 직접적 측정치로 활용하기 위해.
• 리플 감소 기법을 포함한 시뮬레이션 및 실험 프로토타입을 통해 설계를 구현하고 검증하기 위해.

실험 결과

연구 질문

• RQ1 스위치드 커패시터 컨버터는 어떻게 재구성되어야 하며, 최소한의 전력 손실로 이진 해상도의 출력 전압 제어를 달성할 수 있는가?
• RQ2 비행 커패시터가 자동으로 이진가중치 전압으로 충전되도록 보장하기 위해 필요한 새로운 수체계와 매핑 규칙는 무엇인가?
• RQ3 목표 수준 간의 전압 간격을 줄임으로써, 넓은 입력 전압 범위에서 높은 효율을 유지할 수 있는가?
• RQ4 통합된 등가 저항 모델은 다양한 구성에서 SCC의 전력 손실을 정확히 예측할 수 있는가?
• RQ5 이진 해상도의 SCC를 올리기 변환을 지원하고 출력 전압 리플을 감소시키기 위해 어떤 수정이 필요한가?

주요 결과

• 제안된 SCC는 커패시터 수(비트 수)가 증가할수록 목표 전압 간 간격을 줄임으로써 에너지 손실을 최소화하고 고효율을 달성한다.
• 이진가중치 커패시터 구성의 사용으로 출력 전압 비율이 임의의 이진 분수와 정확히 일치하여, 최소한의 하드웨어 오버헤드로 미세 제어가 가능하다.
• 등가 저항 접근법을 통한 이론적 모델링은 전력 손실을 정확히 예측하며, 시뮬레이션 결과는 예측된 효율 향상을 확인한다.
• 실험적 검증을 통해 입력 전압이 크게 변동하는 상황에서도 전압 오차가 감소하고 스위칭 손실이 낮아져 높은 효율을 유지함을 입증하였다.
• 이 방법은 올리기 및 내리기 변환 모두를 지원하며, 커패시터 재구성의 단순한 확장으로 출력 전압 리플을 감소시킬 수 있다.
• 통합 모델은 SCC 토폴로지의 체계적 분석과 최적화를 가능하게 하여 향후 고효율 전력 변환 설계의 기초를 마련한다.