[논문 리뷰] High-performance K-means Implementation based on a Simplified Map-Reduce Architecture

Zhehao Li, Jifang Jin외 1명|arXiv (Cornell University)|2016. 10. 17.

Algorithms and Data Compression참고 문헌 8인용 수 9

한 줄 요약

이 논문은 알고리즘적 세분화, 데이터 경로 최적화 및 자동 제어 논리 구현을 활용한 간소화된 맵-리듀스 아키텍처를 사용하여 FPGA 기반 고성능 k-means 클러스터링 구현을 제시한다. 이는 반복당 28.74 Gbps의 처리량을 달성하며, 기존의 네 가지 FPGA 기반 k-means 구현보다 최소 3.93배의 성능 향상을 보이며, 대용량 데이터 워크로드에 매우 적합함을 입증한다.

ABSTRACT

The k-means algorithm is one of the most common clustering algorithms and widely used in data mining and pattern recognition. The increasing computational requirement of big data applications makes hardware acceleration for the k-means algorithm necessary. In this paper, a simplified Map-Reduce architecture is proposed to implement the k-means algorithm on an FPGA. Algorithmic segmentation, data path elaboration and automatic control are applied to optimize the architecture for high performance. In addition, high level synthesis technique is utilized to reduce development cycles and complexity. For a single iteration in the k-means algorithm, a throughput of 28.74 Gbps is achieved. The performance shows at least 3.93x speedup compared with four representative existing FPGA-based implementations and can satisfy the demand of big data applications.

연구 동기 및 목표

• 대용량 데이터 분석의 증가하는 계산 요구사항을 해결하기 위해 k-means 클러스터링 알고리즘을 가속화하기 위해.
• FPGA 배포에 최적화된 고처리량, 저지연 k-means 구현을 설계하기 위해.
• 고수준 합성(HLS) 기법을 통해 개발 복잡성과 개발 주기를 감소시키기 위해.
• 알고리즘적 세분화, 데이터 경로 정교화 및 자동 제어 논리로 성능을 최적화하기 위해.
• 하드웨어 가속을 통해 실시간 대용량 데이터 응용 프로그램의 성능 요구 사항을 충족하기 위해.

제안 방법

• k-means 실행을 위해 FPGA에 특화된 간소화된 맵-리듀스 아키텍처를 설계하여 저수준 병렬 처리 관리 작업을 추상화한다.
• 알고리즘적 세분화는 k-means 계산을 모듈화된 데이터 병렬 컴포넌트로 나누어 효율적인 하드웨어 매핑을 가능하게 한다.
• 데이터 경로 정교화는 지연을 감소시키고 처리량을 증가시키기 위해 데이터 이동 및 저장소 액세스 패턴을 최적화한다.
• 자동 제어 논리는 수동 개입 없이 맵 단계와 리듀스 단계 간의 상태 전환과 데이터 흐름을 관리한다.
• 개발 시간과 복잡성을 감소시키기 위해 고수준 합성(HLS)을 활용한다.
• 단일 반복 처리 성능을 최적화하여 대용량 데이터 워크로드에서 높은 데이터 처리량을 목표로 한다.

실험 결과

연구 질문

• RQ1 어떻게 간소화된 맵-리듀스 추상화를 FPGA에 효과적으로 k-means 클러스터링에 매핑할 수 있는가?
• RQ2 FPGA에서 k-means의 처리량을 최대화하기 위해 가장 효과적인 아키텍처 최적화는 무엇인가?
• RQ3 고수준 합성은 성능을 유지하면서 개발 시간을 얼마나 줄일 수 있는가?
• RQ4 제안된 FPGA 기반 k-means 구현은 기존 FPGA 가속기와 비교해 성능가 어떻게 다른가?
• RQ5 제안된 설계는 현대 대용량 데이터 응용 프로그램의 처리량 요구 사항을 충족시킬 수 있는가?

주요 결과

• 제안된 k-means 구현은 FPGA에서 반복당 28.74 Gbps의 처리량을 달성한다.
• 이 설계는 네 가지 대표적인 기존 FPGA 기반 k-means 구현보다 최소 3.93배의 성능 향상을 제공한다.
• 고수준 합성의 사용은 개발 복잡성과 개발 주기를 크게 감소시킨다.
• 간소화된 맵-리듀스 추상화는 효율적인 하드웨어 매핑과 자동 제어를 가능하게 한다.
• 이 아키텍처는 대용량 데이터 분석 워크로드에서 요구하는 고성능 데이터 처리를 효과적으로 지원한다.
• 알고리즘적 세분화와 데이터 경로 최적화의 조합은 높은 처리량과 저지연을 기여한다.