[논문 리뷰] High-Rate Error Correction Schemes for SRAM-PUFs based on Polar Codes.

Bin Chen, Tanya Ignatenko외 4명|arXiv (Cornell University)|2017. 01. 25.

Physical Unclonable Functions (PUFs) and Hardware Security참고 문헌 19인용 수 7

한 줄 요약

이 논문은 극성 코드를 사용하여 SRAM-PUF에 대한 고속도 오류 수정 방식을 제안한다. 이 방식은 순차적 취소와 리스트 디코딩을 조합하고 해시 기반 검증을 통해 15%의 교차 확률 하에서 1024개의 PUF 비트와 896개의 도우미 데이터 비트를 사용하여 실패 확률이 10⁻⁹ 이하인 128비트 키 생성을 실현한다. 적응형 리스트 디코더는 필요할 경우에만 리스트 크기를 동적으로 증가시켜 효율성을 향상시킨다.

ABSTRACT

Physical unclonable functions (PUFs) can be used to generate cryptographic keys by making use of the intrinsic randomness resulting from manufacturing variations. Error correction codes (ECCs) help to make SRAM-PUFs, which are always effected by noise and environmental changes, suitable for security applications. In this paper, we propose practical error correction schemes for PUF-based secret generation that are based on polar codes. The proposed scheme could generate a 128-bit key using 1024 PUF bits and $896$ helper data bits and achieve a failure probability of 10^{-9} or lower for a practical SRAM-PUFs setting with cross-over probability of 15%. The method is based on successive cancellation in combination with list decoding and hash-based checking, making use of the hash that is already available at the decoder. In addition, an adaptive list decoder for polar codes is investigated. This decoder increases the list size only if needed.

연구 동기 및 목표

• 소음과 환경 변화로 인한 높은 오류율 문제를 해결하기 위해.
• 실제 SRAM-PUF 기반 키 생성에 적합한 효율적이고 고속도 오류 수정 방식을 설계하기 위해.
• 실패 확률을 10⁻⁹로 매우 낮게 유지하면서 도우미 데이터 오버헤드를 최소화하기 위해.
• 추가 저장소 없이도 검증 효율을 향상시키기 위해 디코더에서 기존 해시 함수를 재사용하기 위해.
• 필요한 경우에만 성능 향상을 위해 리스트 크기를 조절하는 적응형 리스트 디코딩 메커니즘을 개발하기 위해.

제안 방법

• 이 방식은 SRAM-PUF 비트열 복원의 핵심 오류 수정 메커니즘으로 극성 코드를 사용한다.
• 오류 수정 성능 향상을 위해 순차적 취소 디코딩과 리스트 디코딩을 조합한다.
• 디코더에서 해시 기반 검증 메커니즘을 적용하여 시스템에 이미 존재하는 해시를 활용해 복원된 출력을 검증한다.
• 초기 디코딩에 실패할 경우에만 리스트 크기를 증가시켜 계산 비용을 최적화하는 적응형 리스트 디코더를 사용한다.
• 1024개의 PUF 비트와 896개의 도우미 데이터 비트에서 128비트 암호화 키를 생성하도록 설계되어 있다.
• 실제적인 SRAM-PUF 환경에서 15%의 교차 확률 조건 하에서 평가가 수행되었다.

실험 결과

연구 질문

• RQ1 극성 코드는 SRAM-PUF 기반 키 생성에서 고속도 오류 수정에 효과적으로 적용될 수 있는가?
• RQ2 도우미 데이터 오버헤드를 최소화하면서도 실패 확률을 10⁻⁹ 이하로 낮출 수 있는가?
• RQ3 기존 해시 함수를 디코더에서 재사용하여 추가 저장소 없이도 검증 효율을 향상시킬 수 있는가?
• RQ4 극성 코드 기반 SRAM-PUF 시스템에서 리스트 디코딩과 적응형 리스트 크기 제어를 통한 성능 향상은 어느 정도인가?
• RQ5 기존 ECC 접근 방식에 비해 제안된 방식은 효율성과 신뢰성 측면에서 어떻게 비교되는가?

주요 결과

• 실제 SRAM-PUF 조건에서 15%의 교차 확률 하에서 제안된 방식은 실패 확률이 10⁻⁹ 이하로 달성된다.
• 1024개의 PUF 비트와 896개의 도우미 데이터 비트만을 사용하여 128비트 키가 성공적으로 생성되었으며, 이는 높은 코드율 효율성을 보여준다.
• 해시 기반 검증 통합은 추가 저장소나 계산 자원 없이도 신뢰할 수 있는 출력 검증을 가능하게 한다.
• 적응형 리스트 디코더는 필요할 경우에만 리스트 크기를 증가시켜 불필요한 디코딩 복잡도를 줄인다.
• 순차적 취소, 리스트 디코딩, 해시 검증의 조합은 기존 방법에 비해 오류 수정 성능을 크게 향상시킨다.
• 낮은 실패율, 최소한의 도우미 데이터, 효율적인 디코딩 프로세스 덕분에 실생활 구현에 실용적이다.