[논문 리뷰] High-throughput decoder of quasi-cyclic LDPC codes with limited precision for continuous-variable quantum key distribution systems

Chuang Zhou, Yang Li외 8명|arXiv (Cornell University)|2022. 07. 05.

Quantum Computing Algorithms and Architecture인용 수 6

한 줄 요약

이 논문은 연속형 변수 양자 키 분배(CV-QKD) 시스템에 최적화된 고속도, 고정점 FPGA 기반의 준주기 LDPC 부호 해독기를 제안한다. 한정된 정밀도로 인한 해독 오류를 보완하기 위해 층별 해독 아키텍처와 잔여 비트 오류 보정 알고리즘을 도입함으로써, 코드율 0.2와 0.1일 때 각각 360.92 Mbps 및 194.65 Mbps의 처리량을 달성하여, 25 km와 50 km 거리에서 각각 17.97 Mbps 및 2.48 Mbps의 실시간 비밀 키 생성을 가능하게 한다.

ABSTRACT

More than Mbps secret key rate was demonstrated for continuous-variable quantum key distribution (CV-QKD) systems, but real-time postprocessing is not allowed, which is restricted by the throughput of the error correction decoding in postprocessing. In this paper, a high-throughput FPGA-based quasi-cyclic LDPC decoder is proposed and implemented to support Mbps real-time secret key rate generation for CV-QKD for the first time. A residual bit error correction algorithm is used to solve the problem of high frame errors rate (FER) caused by the limited precision of the decoder. Specifically, real-time high-speed decoding for CV-QKD systems with typical code rates 0.2 and 0.1 is implemented on a commercial FPGA, and two throughputs of 360.92Mbps and 194.65Mbps are achieved, respectively, which can support 17.97 Mbps and 2.48 Mbps real-time generation of secret key rates under typical transmission distances of 25km and 50km, correspondingly. The proposed method paves the way for high-rate real-time CV-QKD deployment in secure metropolitan area network.

연구 동기 및 목표

• 낮은 처리량으로 인해 실시간 비밀 키 생성 속도가 저하되는 연속형 변수 양자 키 분배(CV-QKD) 시스템의 후처리 단계에서의 성능 저하 문제를 해결한다.
• 낮은 신호 대 잡음비(SNR) 조건에서 FPGA 기반 LDPC 해독기의 한정된 정밀도 고정점 산술로 인한 성능 저하 문제를 해결한다.
• 일반적인 CV-QKD 코드율(0.1 및 0.2)에 최적화된 층별 준주기 LDPC(QC-LDPC) 해독기의 고속도, 자원 효율적인 FPGA 구현을 설계한다.
• 상용 FPGA를 사용하여 실질적인 도시 내 거리(25 km 및 50 km)에서 수 Mbps 수준의 실시간 비밀 키 생성을 가능하게 한다.
• 고정점 해독 과정에서 정밀도 손실으로 인한 프레임 오류를 보정하기 위해 잔여 비트 오류 보정 메커니즘을 통합한다.

제안 방법

• 상용 FPGA에 파이ipel라인 및 병렬 처리 구조를 사용하여 준주기 다중에지 유형 LDPC(QC-MET-LDPC) 부호를 위한 층별 해독 아키텍처를 구현한다.
• 면적, 속도, 정밀도의 균형을 맞추기 위해 19비트 워드 폭의 고정점 산술을 사용하며, 자원 소모와 전력 소비를 최소화한다.
• 이중 포트 RAM에서 변수 노드 메시지를 정확히 추출하기 위해 시프트-라이트 유닛을 설계하여 클럭 사이클 간 데이터 정렬을 보장한다.
• 반복적 해독 중 데이터 오버라이트를 방지하기 위해 현재 층 인덱스에 따라 동적 입력 선택 기능을 갖춘 시프트-레프트 유닛을 구현한다.
• 표준 LDPC 해독 후 잔여 프레임 오류를 보정하기 위해 잔여 비트 오류 보정 알고리즘을 적용한다. 이는 한정된 정밀도 해독으로 인한 잔여 오류를 보완한다.
• 밀도 전파 및 점진적 에지 성장(PEG)을 활용한 코드 구조 최적화를 통해 BI-AWGN 채널 상에서 임계값이 2.56 dB(코드율 0.1) 및 1.71 dB(코드율 0.2)인 QC-MET-LDPC 부호를 설계한다.

실험 결과

연구 질문

• RQ1 고정점 FPGA 기반 LDPC 해독기가 고반복률 CV-QKD 시스템에서 실시간 비밀 키 생성을 지원하기에 충분한 처리량을 확보할 수 있는가?
• RQ2 낮은 신호 대 잡음비(SNR) 조건에서 한정된 정밀도 고정점 산술이 해독 성능에 미치는 영향은 무엇이며, 이를 어떻게 완화할 수 있는가?
• RQ3 일반적인 CV-QKD 코드율에서 프레임 오류율이 낮은 상태를 유지하면서 상용 FPGA에서 QC-LDPC 해독의 최대 처리량은 얼마인가?
• RQ4 해독 정밀도가 제한된 상황에서 잔여 비트 오류 보정 기법이 시스템 성능에 얼마나 기여하는가?
• RQ5 제안된 해독기가 실질적인 전송 거리(예: 25 km 및 50 km)에서 수 Mbps 수준의 실시간 비밀 키 생성 속도를 지원할 수 있는가?

주요 결과

• 제안된 FPGA 기반 해독기는 코드율 0.2일 때 360.92 Mbps의 처리량을 달성하여, 25 km 전송 거리에서 17.97 Mbps의 실시간 비밀 키 생성을 지원한다.
• 코드율 0.1일 경우 해독기는 194.65 Mbps의 처리량을 확보하여, 50 km 전송 거리에서 2.48 Mbps의 실시간 비밀 키 생성을 가능하게 한다.
• 잔여 비트 오류 보정 알고리즘이 한정된 정밀도 해독으로 인한 프레임 오류율(FER)을 효과적으로 감소시켜, 낮은 신호 대 잡음비 조건에서도 신뢰성 있는 키 재결합을 가능하게 한다.
• 19비트 고정점 산술을 통해 면적, 속도, 정밀도를 효과적으로 균형 잡은 해독기 설계로, 실용적이고 저전력 CV-QKD 시스템에의 구현에 적합하다.
• 이 구현은 상용 FPGA를 사용한 최초의 실시간 고속도 LDPC 해독으로, 이전의 GPU 기반 또는 오프라인 솔루션의 한계를 극복한다.
• 최적화된 QC-MET-LDPC 부호는 BI-AWGN 채널 모델 하에서 임계값이 2.56 dB(코드율 0.1) 및 1.71 dB(코드율 0.2)를 확보하여 샤논 한계에 매우 가까운 성능을 보인다.