[논문 리뷰] High-Throughput Flexible Belief Propagation List Decoder for Polar Codes

Yuqing Ren, Yifei Shen외 5명|arXiv (Cornell University)|2022. 10. 25.

Error Correcting Code Techniques인용 수 5

한 줄 요약

이 논문은 행렬 분해를 통한 실시간 순열 생성을 통해 다중 변형 인과 그래프(PFG)에서 병렬 디코딩을 가능하게 하는 고속, 유연한 벨리프 전파 리스트(BPL) 디코더의 첫 하드웨어 구현을 제시한다. 디코더는 4.0 dB SNR에서 25.63 Gbps의 Throughput과 29.46 Gbps/mm²의 면적 효율성을 달성하며, 리스트 크기 4인 SCL 디코딩과 동일한 성능을 보이며, 면적 오 overhead 없이 임의의 리스트 크기를 지원한다.

ABSTRACT

Owing to its high parallelism, belief propagation (BP) decoding is highly amenable to high-throughput implementations and thus represents a promising solution for meeting the ultra-high peak data rate of future communication systems. However, for polar codes, the error-correcting performance of BP decoding is far inferior to that of the widely used CRC-aided successive cancellation list (SCL) decoding algorithm. To close the performance gap to SCL, BP list (BPL) decoding expands the exploration of candidate codewords through multiple permuted factor graphs (PFGs). From an implementation perspective, designing a unified and flexible hardware architecture for BPL decoding that supports various PFGs and code configurations presents a big challenge. In this paper, we propose the first hardware implementation of a BPL decoder for polar codes and overcome the implementation challenge by applying a hardware-friendly algorithm that generates flexible permutations on-the-fly. First, we derive the graph selection gain and provide a sequential generation (SG) algorithm to obtain a near-optimal PFG set. We further prove that any permutation can be decomposed into a combination of multiple fixed routings, and we design a low-complexity permutation network to satisfy the decoding schedule. Our BPL decoder not only has a low decoding latency by executing the decoding and permutation generation in parallel, but also supports an arbitrary list size without any area overhead. Experimental results show that, for length-1024 polar codes with a code rate of one-half, our BPL decoder with 32 PFGs has a similar error-correcting performance to SCL with a list size of 4 and achieves a throughput of 25.63 Gbps and an area efficiency of 29.46 Gbps/mm$^{2}$ at SNR=4.0dB, which is 1.82$ imes$ and 4.33$ imes$ faster than the state-of-the-art BP flip and SCL decoders,~respectively

연구 동기 및 목표

• 폴라 코드에서 벨리프 전파(BP)와 CRC 보조 순차적 취소 리스트(SCL) 디코딩 간의 성능 격차를 해소하기 위해 고속, 유연한 BPL 디코딩을 가능하게 하기 위해.
• 임의의 리스트 크기와 다중 변형 인과 그래프(PFG)를 통합적이고 면적 효율적인 아키텍처에서 지원하는 하드웨어 과제를 해결하기 위해.
• 면적 또는 주파수 오 overhead 없이도 실시간으로 민감한 순열을 생성할 수 있는 하드웨어 우수 알고리즘을 설계하기 위해.
• 최적에 가까운 오류 수정 성능을 유지하면서도 고속 및 면적 효율성을 확보하기 위해, 소형 리스트 크기에서 SCL에 근접한 성능을 유도하기 위해.

제안 방법

• 그래프 선택 이득을 극대화하는 근사 최적의 변형 인과 그래프(PFG) 집합을 구성하기 위해 순차적 생성(SG) 알고리즘을 제안한다.
• 행렬 분해 기반의 하드웨어 우수한 순열 생성 방법을 도입하여, 임의의 순열을 고정 경로로 분해함으로써 저복잡도의 실시간 경로 설정을 가능하게 한다.
• 단일 BP 디코더를 다중 PFG에 걸쳐 재사용하는 순차적 디코딩 스케줄을 설계하여, 병렬 BP 디코더의 높은 하드웨어 비용을 피한다.
• 분리된 디코딩 스케줄과 민감한 순열 생성기 구현을 통해 지연을 감소시키고, 면적 오 overhead 없이도 임의의 리스트 크기를 지원한다.
• 이중 열 이중 방향 전파 아키텍처를 도입하여 처리량을 향상시키고 핵심 경로 지연을 감소시킨다.
• 동적 순열 스위칭 기능을 갖춘 단일 BP 디코더 코어를 사용하여 효율적인 재사용과 다양한 리스트 크기에서의 확장성을 확보한다.

실험 결과

연구 질문

• RQ1 어떻게 면적 오 overhead 없이도 임의의 리스트 크기를 지원하는 폴라 코드용 벨리프 전파 리스트(BPL) 디코더를 설계할 수 있는가?
• RQ2 오류 수정 성능을 극대화하고 하드웨어 복잡도를 최소화하는 최적의 변형 인과 그래프(PFG) 집합은 무엇인가?
• RQ3 저하중 하드웨어 복잡도로 실시간 순열 생성을 어떻게 구현할 수 있는가? 이를 통해 민감하고 고속의 BPL 디코딩을 가능하게 할 수 있는가?
• RQ4 최신 SCL, BP, BPF 디코더와 비교했을 때, 제안된 BPL 디코더의 성능, 처리량, 면적 효율성은 어떠한가?
• RQ5 제안된 하드웨어 아키텍처는 향후 초고속 통신 시스템을 위한 고속 처리, 낮은 디코딩 지연 및 확장성을 유지할 수 있는가?

주요 결과

• 제안된 BPL 디코더는 28 nm FD-SOI 기술을 사용하여 SNR = 4.0 dB에서 25.63 Gbps의 처리량과 29.46 Gbps/mm²의 면적 효율성을 달성한다.
• 32개의 PFG를 사용할 경우, BPL 디코더는 리스트 크기 4인 SCL 디코딩과 동등한 오류 수정 성능을 보이며, SNR = 2.65 dB에서 BLER = 10⁻⁴를 달성한다.
• 같은 SNR 조건에서 최신 BP 플립(BPF) 및 SCL 디코더보다 각각 1.82배, 4.33배 높은 처리량을 기록한다.
• 비교 가능한 조건에서 [20] 및 [21]에서 보고된 BPF 디코더보다 면적 효율성이 각각 2.36배, 2.74배 높다.
• 리스트 크기와 관계없이 일정한 면적과 주파수를 유지하므로, 성능 또는 하드웨어 비용의 부담 없이 큰 리스트 크기의 지원이 가능해진다.
• 정규화된 65 nm CMOS 기준으로 BPL 디코더는 12.67 Gbps/mm²의 면적 효율성을 확보하여, 성능-면적 효율성 트레이드오��� 그래프의 상단 왼쪽 모서리에 위치하며 뛰어난 트레이드오후 성능을 나타낸다.