[논문 리뷰] High-yield integration design of fixed-frequency superconducting qubit systems using siZZle-CZ gates

Kazuhisa Ogawa, Yutaka Tabuchi외 1명|arXiv (Cornell University)|2026. 03. 23.

Quantum Information and Cryptography인용 수 0

한 줄 요약

논문은 fixed-frequency 트랜스мон 큐비트에 대해 siZZle-CZ 게이트를 분석하고 최적화하여 높은 피델리티의 CZ 작동과 대형 격자에서 거의 100% 제로-충돌 수율을 달성하며, 멀리 분리(regime)에서도 확장 가능한 충돌-강건한 양자 프로세서를 가능하게 한다.

ABSTRACT

Fixed-frequency transmon qubits, characterized by simple architectures and long coherence times, are promising platforms for large-scale quantum computing. However, the rapidly increasing frequency collisions, which directly reduce the fabrication yield, hinder scaling, especially in cross-resonance (CR) gate-based architectures, wherein the restricted drive frequency severely limits the available design space. We investigate the Stark-induced ZZ by level excursions (siZZle) gate, which relaxes this limitation by allowing arbitrary drive-frequency choices. Extensive numerical analyses across a broad parameter range -- including the far-detuned regime that has received negligible prior attention -- reveal wide operating windows that support controlled-Z (CZ) fidelities >99.6%. Leveraging these windows, we design lattice architectures containing >1000 qubits, showing that even under 0.25% fabrication-induced frequency dispersion, the zero-collision yields in square and heavy-hexagonal lattices reach 80% and 100%, respectively. Thus, the siZZle-CZ gate is a scalable and collision-robust alternative to the CR gate, offering a viable route toward high-yield fixed-frequency transmon quantum processors.

연구 동기 및 목표

• long coherence times and simple hardware를 갖춘 확장 가능한 양자 컴퓨팅 플랫폼으로 fixed-frequency 트랜스몬 큐비트를 동기화시키려는 동기를 부여한다.
• fq 트랜스 몬 비트의 주파수 충돌 제약을 완화하는 유연한 이진 큐비트 게이트로서 siZZle-CZ 게이트를 조사한다.
• straddling 및 far-detuned 규칙 전반에서 높은 CZ 피델리티를 낳는 파라미터 영역(퀀비Detuning 및 드라이브 Detuning)을 식별한다.
• 제조 공정으로 인한 큐비트 주파수 분산 하에서 square 및 heavy-hex 격자에 대한 제로-충돌 수율을 평가한다.
• 큰 큐비트 수(>1000 큐비트)에서 충돌 없는 작동을 최대화하는 주파수 배치 설계를 제시한다.

제안 방법

• 고정 커플링 g를 가진 네 수준의 비선형 시스템으로 두 개의 고정 주파수 트랜스몬 큐비트를 모델링한다.
• 두 큐비트에 공통 드라이브 주파수를 적용하고 DRAG 기반 펄스 모양을 최적화하여 피델리티를 극대화한다.
• 시간 진화 시뮬레이션과 2Q 프로스 토몰로지를 사용하여 게이트 피델리티 F(Δ10, Δd0)를 매핑하기 위해 qubit detuning Δ10 와 drive detuning Δd0를 스윕한다.
• idling spectator 큐비트 및 NN/NNN 결합에 대한 대기 및 siZZle 구동 오차를 시뮬레이션하여 충돌 기준을 계산한다.
• 에러 Ep* = 0.6%를 목표로 하는 확률적 주파수 분산 하에서 square 및 heavy-hex 격자에서 제로-충돌 수율을 평가한다.
• far-detuned 배치가 straddling 규칙 대비 큰 스케일 통합에 미치는 함의를 논의한다.

Figure 1: (a) Schematic of frequency collisions in integrated arrays of fixed-frequency transmon qubits. In practice, the qubit resonance frequencies exhibit stochastic dispersion from their design values owing to fabrication imperfections, probabilistically leading to static collisions, in which re

실험 결과

연구 질문

• RQ1 siZZle-CZ 게이트가 far-detuned 퀀비 detuning을 포함한 광범위한 매개변수 공간에서 CZ 피델리티 >99.6%를 달성할 수 있는가?
• RQ2 far-detuned 규칙이 large fixed-frequency qubit lattice에서 straddling 규칙보다 제로-충돌 수율을 높일 수 있는가?
• RQ3 현실적 제조 분산 하에서 >1000 큐비트를 위한 충돌 없는 작동을 최대화하는 주파수 배치 전략과 격자 설계는 무엇인가?
• RQ4 siZZle 드라이브 주파수의 유연성이 cross-resonance 게이트와 비교해 주파수 충돌 회피에 얼마나 도움이 되는가?
• RQ5 고효율, 충돌-강건한 fixed-frequency 슈퍼전도 양자 프로세서를 달성하기 위한 실용적 설계 지침은 무엇인가?

주요 결과

• CZ 피델리티가 Δ10 및 Δd0의 광범위한 범위에서 99.6%를 초과하는 것이 가능하며, 특히 far-detuned 규칙에서 그렇다.
• far-detuned 규칙은 드라이브 및 큐비트 detunings에 대한 너른 공차를 허용하여 제조 분산에 대한 강건성을 향상시킨다.
• 0.25% 분산 하에서 square 격자(d=23)에서 제로-충돌 수율은 ~80%에 도달하고 heavy-hex 격자(d=23)에서는 100%에 도달할 수 있다.
• 설계된 far-detuned 배치에서 1000개 이상의 큐비트를 갖는 square 및 heavy-hex 격자는 CR 기반 스킴보다 충돌-강건성을 유지한다.
• 명시적 게이트 에러 계산에 기반한 충돌 기준은 비충돌 주파수 배치를 위한 실용적 벤치마크(Ep* = 0.6%)를 제시한다.
• 연구는 siZZle-CZ 게이트가 충돌-강건 설계 전략과 함께 고수율의 대규모 fixed-frequency 양자 프로세서를 가능하게 할 수 있음을 시사한다.

Figure 2: (a) Parameters used in the numerical simulations of the siZZle dynamics (see the main text and Table 1 for detailed numerical values). (b) Arrangement of the resonance frequencies of the two qubits and siZZle drive frequency. The swept parameters are the drive detuning relative to the g-e