[논문 리뷰] HybCache: Hybrid Side-Channel-Resilient Caches for Trusted Execution Environments

Ghada Dessouky, Tommaso Frassetto외 1명|arXiv (Cornell University)|2019. 09. 20.

Security and Verification in Computing참고 문헌 67인용 수 30

한 줄 요약

HybCache는 Intel SGX나 ARM TrustZone과 같은 격리된 실행 도메인에만 측면채널에 강건한 캐시 동작을 선택적으로 적용하면서 비격리된 워크로드에 대해서는 기존 캐시 성능을 유지하는 하이브리드 캐시 아키텍처를 제안한다. 격리 영역에서는 세트-연결성을 비활성화하고 무작위 교체 전략을 사용함으로써 콘텐츠 기반 및 액세스 기반 측면채널 공격을 효과적으로 방지하며, 보안에 민감한 코드에 대해 오직 3.5–5%의 성능 오버헤드만 발생시킨다.

ABSTRACT

Modern multi-core processors share cache resources for maximum cache utilization and performance gains. However, this leaves the cache vulnerable to side-channel attacks, where timing differences in shared cache behavior are exploited to infer information on the victim's execution patterns, ultimately leaking private information. The root cause for these attacks is mutually distrusting processes sharing cache entries and accessing them in a deterministic manner. Various defenses against cache side-channel attacks have been proposed. However, they either degrade performance significantly, impose impractical restrictions, or can only defeat certain classes of these attacks. More importantly, they assume that side-channel-resilient caches are required for the entire execution workload and do not allow to selectively enable the mitigation only for the security-critical portion of the workload. We present a generic mechanism for a flexible and soft partitioning of set-associative caches and propose a hybrid cache architecture, called HybCache. HybCache can be configured to selectively apply side-channel-resilient cache behavior only for isolated execution domains, while providing the non-isolated execution with conventional cache behavior, capacity and performance. An isolation domain can include one or more processes, specific portions of code, or a Trusted Execution Environment. We show that, with minimal hardware modifications and kernel support, HybCache can provide side-channel-resilient cache only for isolated execution with a performance overhead of 3.5-5%, while incurring no performance overhead for the remaining execution workload. We provide a simulator-based and hardware implementation of HybCache to evaluate the performance and area overheads, and show how it mitigates typical access-based and contention-based cache attacks.

연구 동기 및 목표

• 공유 다중코어 프로세서에서 증가하는 캐시 측면채널 공격의 위협을 해결하며, 특히 Intel SGX나 ARM TrustZone과 같은 신뢰할 수 있는 실행 환경(TEE)에서의 위협에 초점을 맞춘다.
• 기존 방어 기법들이 성능을 크게 떨어뜨리거나 비현실적인 제약을 부과하거나, 보안 민감도에 관계없이 전체 워크로드를 보호하기 때문에 발생하는 한계를 극복한다.
• 암호화 연산이나 민감한 데이터 처리와 같은 보안에 민감한 코드 부분만 격리하여 세밀하게 선택적 보호를 가능하게 하되, 나머지 워크로드에는 영향을 주지 않는다.
• 복잡한 일致성 프로토콜 변경, 캐시 플래시, 또는 약한 암호 함수에 의존하지 않는 하드웨어 효율적이고 아키텍처에 구애받지 않는 솔루션을 제공한다.
• 비보안 중심 워크로드의 성능을 훼손하지 않으면서 실용적인 측면채널 저항성을 확보함으로써 캐시 설계에서의 성능-보안 트레이드오프 문제를 해결한다.

제안 방법

• 비격리된 실행에 대해 기존의 세트-연결성 캐시를 사용하고, 격리된 실행 도메인에 대해서는 무작위화된 비연결 교체 정책을 사용하는 하이브리드 캐시 아키텍처를 도입한다.
• 격리 영역에서 세트-연결성을 비활성화하여, 하위캐시 내의 어느 방식에도 캐시 라인이 배치될 수 있도록 하며, 무작위 교체를 통해 예측 가능한 액세스 패턴을 제거한다.
• 각 도메인별 무작위화 기법을 사용하여 메모리 주소에서 캐시 세트로의 매핑이 예측 불가능하고 액세스마다 다를 수 있도록 하여 악성 사용자가 효과적인 배제 세트를 구성하는 것을 방지한다.
• 기존 프로세서 마이크로아키텍처와 TEE와의 호환성을 확보하기 위해 최소한의 하드웨어 수정과 커널 지원으로 기능을 구현한다.
• 기존의 격리 경계(예: SGX 에클레이브 또는 TrustZone)를 활용하여 측면채널 보호의 범위를 정의함으로써, 비격리된 코드의 동작을 변경하지 않고 소프트 파artitioning을 가능하게 한다.
• 비격리된 워크로드에 대해 성능 저하가 발생하지 않도록 표준 캐시 동작과 전체 용량을 유지한다.

실험 결과

연구 질문

• RQ1 하이브리드 캐시 아키텍처는 보안에 민감한 코드에만 측면채널에 강건한 캐싱을 선택적으로 적용하면서도 비보안 중심 워크로드의 성능을 완전히 유지할 수 있는가?
• RQ2 전체 캐시 파artitioning이나 복잡한 암호화 색인 기법에 의존하지 않고 캐시 측면채널 공격을 효과적으로 완화할 수 있는가?
• RQ3 격리된 실행 도메인에서만 무작위 교체를 적용하고 세트-연결성을 비활성화할 경우 성능 오버헤드는 얼마나 되는가?
• RQ4 제안된 메커니즘은 액세스 기반(예: Prime+Probe) 및 경쟁 기반(예: Flush+Reload) 캐시 측면채널 공격 양쪽 모두에 대응할 수 있는가?
• RQ5 복잡한 일치성 프로토콜 변경이나 clflush 명령어 수정 없이 최소한의 하드웨어 변경으로 측면채널 저항성을 확보할 수 있는가?

주요 결과

• HybCache는 세트-연결성을 비활성화하고 무작위 교체를 사용함으로써, SGX 에클레이브나 TrustZone과 같은 격리된 실행 도메인에 대해 측면채널 저항성을 확보한다. 이로 인해 악성 사용자가 신뢰할 수 있는 배제 세트를 구성하는 것을 방지할 수 있다.
• SPEC CPU2006 벤치마크 세트 전반에서 격리된 실행에 대한 성능 오버헤드는 3.5–5%로 제한되어 보안에 민감한 워크로드에 미치는 영향이 최소한임을 입증한다.
• 비격리된 워크로드는 표준 세트-연결성 캐시를 그대로 사용하므로 성능 오버헤드가 전혀 발생하지 않으며, 전체 용량과 성능을 그대로 유지한다.
• 모의 실험과 하드웨어 평가를 통해 액세스 기반 공격(예: Prime+Probe)과 경쟁 기반 공격(예: Flush+Reload) 양쪽 모두에 효과적으로 대응함을 입증하였다.
• HybCache는 복잡한 일치성 프로토콜 변경이나 clflush 명령어 수정 없이도 최소한의 하드웨어 수정으로만 구현 가능하므로 기존 프로세서 설계에 통합하기에 실용적이다.
• 기존의 랜덤화 기반 접근 방식(예: Time-Secure Cache 또는 CEASER)과 달리, 이 솔루션은 취약한 암호 함수나 빈번한 키 재설정에 의존하지 않으며 아키텍처에 구애받지 않는다.