[논문 리뷰] Implementing Boolean Functions with switching lattice networks

Rajesh Kumar Datta|arXiv (Cornell University)|2022. 02. 19.

Formal Methods in Verification인용 수 5

한 줄 요약

이 논문은 네단자 스위칭 레이티스 네트워크를 사용하여 임의의 부울 함수를 체계적으로 구현하는 방법을 제안한다. 이는 전통적인 CMOS 스위치보다 더 효율적인 대안을 제공한다. 스위치 연결성을 부울 리터럴로 모델링하고 경로 기반 분석을 활용함으로써, 저자들은 레이티스 구조에 대한 자동 기능 실현 및 검증을 가능하게 하는 합성 도구와 MAPPING 프레임워크를 개발하였다. 이는 구성 요소 수를 크게 줄이고, 미래의 계산 아키텍처를 위한 확장 가능한 논리 합성 가능성을 제공한다.

ABSTRACT

Four terminal switching network is an alternative structure to realize the logic functions in electronic circuit modeling. This network can be used to implement a Boolean function with less number of switches than the two terminal based CMOS switch. Each switch of the network is driven by a Boolean literal. Any switch is connected to its four neighbors if a literal takes the value 1 , else it is disconnected. In our work, we aimed to develop a technique by which we can find out if any Boolean function can be implemented with a given four-terminal network. It is done using the path of any given lattice network. First, we developed a synthesis tool by which we can create a library of Boolean functions with a given four-terminal switching network and random Boolean literals. This tool can be used to check the output of any lattice network which can also function as a lattice network solver. In the next step, we used the library functions to develop and test our MAPPING tool where the functions were given as input and from the output, we can get the implemented function in four terminal lattice network. Finally, we have proposed a systematic procedure to implement any Boolean function with a efficient way by any given one type of lattice network.

연구 동기 및 목표

• 임의의 부울 함수를 네단자 스위칭 레이티스 네트워크를 사용하여 체계적으로 구현하는 기법을 개발하는 것.
• 기존의 두단자 CMOS 기반 논리 합성 대비 필요한 스위치 수를 줄이는 것.
• 주어진 레이티스 네트워크와 임의의 부울 리터럴 할당에 대해 실현 가능한 부울 함수 라이브러리를 자동 생성하는 합성 도구를 만드는 것.
• 입력 부울 함수를 해당하는 레이티스 네트워크 구성으로 매핑하는 MAPPING 도구를 설계하고 검증하는 것.
• 단일 유형의 레이티스 네트워크 구조에서 임의의 부울 함수를 효율적으로 실현하기 위한 일반 절차를 수립하는 것.

제안 방법

• 각 스위치를 부울 리터럴에 의해 제어되는 네단자 장치로 모델링하며, 리터럴의 평가 결과가 1일 때에만 인접한 요소와 연결되도록 하는 것.
• 경로 기반 분석을 통해 주어진 레이티스 네트워크가 특정 부울 함수를 실현할 수 있는지 연결성 패턴에 기반해 판단하는 것.
• 주어진 레이티스 구조와 임의의 리터럴 할당에 대해 실현 가능한 부울 함수의 라이브러리를 자동 생성하는 합성 도구를 개발하는 것.
• 부울 함수를 입력으로 받아 해당 함수를 실현하는 레이티스 네트워크 구성으로 출력하는 MAPPING 도구를 구축하는 것.
• 단일이고 균일한 레이티스 유형을 사용하여 임의의 부울 함수를 체계적으로 레이티스 네트워크로 매핑하는 절차를 적용함으로써 확장성과 효율성을 확보하는 것.
• 다양한 벤치마크 함수를 대상으로 기능 검증 및 테스트를 수행하여 프레임워크의 타당성을 검증하는 것.

실험 결과

연구 질문

• RQ1 네단자 스위칭 레이티스 네트워크를 사용하여 기존 CMOS 구현 방식보다 더 적은 수의 스위치로 임의의 부울 함수를 체계적으로 실현할 수 있는가?
• RQ2 주어진 레이티스 네트워크가 특정 부울 함수를 실현하기 위해 충족해야 할 조건은 무엇인가? (스위치 연결성과 리터럴 할당 기반)
• RQ3 주어진 레이티스 구조에서 실현 가능한 부울 함수의 라이브러리를 자동 생성할 수 있는 합성 도구는 어떻게 설계할 수 있는가?
• RQ4 MAPPING 도구가 주어진 부울 함수로부터 레이티스 네트워크 구성으로 정확하게 재구성할 수 있는 정도는 어느 정도인가?
• RQ5 최소한의 하드웨어 오버헤드로 단일 유형의 레이티스 네트워크에서 임의의 부울 함수를 실현하기 위한 일반적이고 반복 가능한 절차가 존재하는가?

주요 결과

• 제안된 방법은 기존의 전통적 CMOS 기반 설계 대비 더 적은 수의 스위치로 임의의 부울 함수를 네단자 스위칭 레이티스 네트워크를 사용해 실현할 수 있음을 보여준다.
• 합성 도구는 주어진 레이티스 구조에서 실현 가능한 부울 함수의 포괄적인 라이브러리를 성공적으로 생성하였으며, 다양한 논리 표현식에 대한 기능 커버리지가 입증되었다.
• MAPPING 도구는 입력 부울 함수로부터 레이티스 네트워크 구성으로 정확하게 재구성하였으며, 논리 합성에 대한 역매핑의 실현 가능성을 확인하였다.
• 경로 기반 연결성 분석은 주어진 레이티스에서 함수 실현 가능성 판단에 효과적이었으며, 신뢰할 수 있는 검증 메커니즘을 제공하였다.
• 체계적인 절차를 통해 단일이고 균일한 레이티스 네트워크 유형에서 임의의 부울 함수를 확장 가능하고 효율적으로 실현할 수 있었으며, 향후 하드웨어 합성에 기여할 수 있었다.
• 구조적 단순성과 구성 요소 수 감소 덕분에, 이 프레임워크는 미래의 컴퓨팅 패러다임에 적용 가능성이 있음을 보여주었다.