[논문 리뷰] Irredundant Buffer and Splitter Insertion and Scheduling-Based Optimization for AQFP Circuits

Siang-Yun Lee, Heinz Riener외 1명|arXiv (Cornell University)|2021. 09. 01.

Low-power high-performance VLSI design참고 문헌 11인용 수 6

한 줄 요약

이 논문은 열역학적 양자 플럭스 파라메트론(AQFP) 회로를 위한 스케줄링 및 청크 기반 최적화 프레임워크를 제안하며, 중복 없는 버퍼 및 스플리터 삽입을 위한 선형 시간 알고리즘과 국소 최소값을 벗어나기 위한 새로운 청크 기반 게이트 이동 기법을 도입한다. 깊이 할당의 향상과 경로 균형 및 패러티 분기 제약 조건의 통합 처리를 통해 버퍼 및 스플리터 비용을 최대 39%까지 감소시킨다.

ABSTRACT

The adiabatic quantum-flux parametron (AQFP) is a promising energy-efficient superconducting technology. Before technology mapping, additional buffer and splitter cells need to be inserted into AQFP circuits to fulfill two special constraints: (1) Input signals to a logic gate need to arrive at the same time, thus shorter paths need to be delayed with buffers. (2) The output signal of a logic gate has to be actively branched with splitters if it drives multiple fanouts. Buffers and splitters largely increase the area and delay in AQFP circuits. Naïve buffer and splitter insertion and light-weight optimization using retiming techniques have been used in related works, and it is not clear how much space there is for further optimization. In this paper, we develop (a) a linear-time algorithm to insert buffers and splitters irredundantly, and (b) optimization methods by scheduling and by moving groups of gates, called chunks, together. Experimental results show a reduction of up to 39% on buffer and splitter cost. Moreover, as the technology is still developing and assumptions on the physical constraints are not clear yet, we also discuss the impacts of different assumptions with experimental results to motivate future research on AQFP register design.

연구 동기 및 목표

• 버퍼 및 스플리터 비용이 총 면적과 지연의 50% 이상을 차지할 수 있는 AQFP 회로의 높은 비용 문제를 해결하기 위해.
• AQFP의 경로 균형 및 패러티 분기 제약 조건을 만족하면서도 과도한 삽입을 방지하는 체계적인 중복 없는 버퍼 및 스플리터 삽입 방법을 개발하기 위해.
• 국소 리타이밍을 초월한 글로벌 최적화를 위해 청크 기반 게이트 이동을 통해 깊이 재할당을 가능하게 하기 위해.
• 기술적 가정(특히 PI/PO 균형 및 스플리터 용량)의 변화가 버퍼 비용에 미치는 영향을 평가하기 위해.
• 주요 비용 요인를 규명함으로써 향후 AQFP 레지스터 및 스플리터 설계에 대한 연구를 촉진하기 위해.

제안 방법

• 기존 리타이밍 기반 최적화를 통합하는 중복 없는 버퍼 및 스플리터 삽입을 위한 선형 시간 알고리즘을 제안한다.
• 다양한 시작 지점들을 탐색하기 위해 ASAP 및 ALAP 스케줄링을 이용한 초기 깊이 할당을 도입한다.
• 깊이 할당을 정교화하고 버퍼 수를 줄이기 위해 점진적 깊이 조정 방법을 활용한다.
• 최적화 과정에서 국소 최소값에 갇히는 것을 방지하기 위해 게이트 그룹을 함께 이동시키는 청크 기반 게이트 이동 기법을 개발한다.
• 버퍼 및 스플리터의 필요 수를 최소화하는 깊이 할당을 위해 스케줄링 기반 최적화를 사용한다.
• 통제된 실험을 통해 다양한 기술적 가정(예: PI/PO 균형, 스플리터 용량)의 영향을 평가한다.

실험 결과

연구 질문

• RQ1 AQFP 회로에서 경로 균형 및 패러티 분기 제약 조건을 만족하면서도 중복 없는 방식으로 버퍼 및 스플리터를 삽입하는 최적의 방법은 무엇인가?
• RQ2 AQFP 버퍼 및 스플리터 삽입에서 국소 리타이밍 기법을 초월해 추가로 가능한 최적화의 정도는 어느 정도인가?
• RQ3 주요 입력 및 출력 균형에 대한 가정이 AQFP 회로의 버퍼 수에 얼마나 큰 영향을 미치는가?
• RQ4 스플리터 용량이 고패러티 주요 입력에 대해 필요한 버퍼 수에 어떻게 영향을 미치는가?
• RQ5 게이트 그룹(청크)을 함께 이동시키는 것이 AQFP 회로 스케줄링 최적화에서 성능 향상과 국소 최소값 탈출에 기여하는가?

주요 결과

• 제안된 최적화 플로우는 기준 ASAP 스케줄링 대비 버퍼 및 스플리터 비용을 최대 39%까지 감소시킨다.
• 주요 입력의 경로 균형은 총 버퍼 수의 약 30% 기여하며, 출력 균형은 약 14% 기여한다.
• 주요 입력의 분기 구조는 총 버퍼 수의 약 50% 기여하여 고패러티 PI가 주요 비용 요인임을 시사한다.
• PI가 분기되지 않은 경우, 스플리터 용량($s_b = 3$ 대비 $s_b = 4$)의 영향은 5% 미만이므로 고용량 스플리터가 반드시 필요한 것은 아님을 나타낸다.
• PI가 균형되지 않은 경우 ALAP 스케줄링은 ASAP 대비 버퍼 수를 20–30% 감소시키며, 청크 기반 이동은 추가로 6–8%의 감소를 제공한다.
• 연구 결과, PI 균형이 PO 균형보다 버퍼 비용에 더 큰 영향을 미치며, AQFP 시스템에서 최적화된 레지스터 설계의 필요성을 강조한다.