[논문 리뷰] Logic Synthesis for Quantum Computing

Mathias Soeken, Martin Roetteler외 2명|arXiv (Cornell University)|2017. 06. 08.

Quantum Computing Algorithms and Architecture참고 문헌 47인용 수 15

한 줄 요약

이 논문은 클리포드+T 게이트를 사용하여 고전적 논리 네트워크를 고장 내성 양자 회로로 매핑하는 LUT 기반 계층적 복원 가능 논리 합성(LHRS) 프레임워크를 소개한다. k-LUT 네트워크를 활용하고 큐비트 수와 T-게이트 수 사이의 트레이드오프를 가능하게 함으로써, LHRS는 양자 알고리즘에 대해 상당히 향상된 비용 추정치를 달성한다. 6,283개 큐비트와 1,850,000개 T-게이트를 사용한 가우시안 함수의 185만 개 T-게이트 구현 사례를 통해 기존 방법에 비해 효율성과 설계 유연성에서 뛰어난 성능을 입증하였다.

ABSTRACT

We present a synthesis framework to map logic networks into quantum circuits for quantum computing. The synthesis framework is based on LUT networks (lookup-table networks), which play a key role in conventional logic synthesis. Establishing a connection between LUTs in a LUT network and reversible single-target gates in a reversible network allows us to bridge conventional logic synthesis with logic synthesis for quantum computing, despite several fundamental differences. We call our synthesis framework LUT-based Hierarchical Reversible Logic Synthesis (LHRS). Input to LHRS is a classical logic network; output is a quantum network (realized in terms of Clifford+$T$ gates). The framework offers to trade-off the number of qubits for the number of quantum gates. In a first step, an initial network is derived that only consists of single-target gates and already completely determines the number of qubits in the final quantum network. Different methods are then used to map each single-target gate into Clifford+$T$ gates, while aiming at optimally using available resources. We demonstrate the effectiveness of our method in automatically synthesizing IEEE compliant floating point networks up to double precision. As many quantum algorithms target scientific simulation applications, they can make rich use of floating point arithmetic components. But due to the lack of quantum circuit descriptions for those components, it can be difficult to find a realistic cost estimation for the algorithms. Our synthesized benchmarks provide cost estimates that allow quantum algorithm designers to provide the first complete cost estimates for a host of quantum algorithms. Thus, the benchmarks and, more generally, the LHRS framework are an essential step towards the goal of understanding which quantum algorithms will be practical in the first generations of quantum computers.

연구 동기 및 목표

• 실제 양자 알고리즘을 위한 확장 가능하고 고품질의 양자 회로 합성 방법의 부족을 해결하기 위해.
• 양자 회로 설계에서 큐비트 수와 T-게이트 수 사이의 탄력적인 트레이드오프를 가능하게 하기 위해.
• 부동소수점 유닛과 가우시안 함수와 같은 기본 과학 계산 컴포넌트를 합성함으로써 양자 알고리즘에 대한 정확한 비용 추정치를 제공하기 위해.
• 복원 가능 논리와 LUT 네트워크를 활용해 고전적 논리 합성 기법과 양자 회로 생성 간의 다리를 놓기 위해.
• 기존의 회로 기술서 부족으로 인해 이행이 어려웠던 실제 성능 평가를 가능하게 하기 위해 자원 수를 검증한 벤치마크 회로를 생성하기 위해.

제안 방법

• 고전적 논리 설계를 표현하기 위해 k-LUT 네트워크를 사용하여 복잡한 기능의 계층적 분해를 가능하게 한다.
• k입력 LUT와 단일 타겟 복원 가능 게이트 사이의 일대일 대응을 수립하여, 양자 회로 매핑의 기초를 마련한다.
• 단일 타겟 게이트를 사용하여 초기 복원 가능 네트워크를 합성함으로써 최종 큐비트 수를 고정하고 설계 공간 탐색을 가능하게 한다.
• 각 단일 타겟 게이트는 최적화 인식 합성 프로세스를 통해 클리포드+T 게이트로 매핑되며, k와 같은 매개변수를 통해 큐비트-T 게이트 트레이드오프를 제어한다.
• 합성 후 최적화를 지원하고 복합 기능의 재합성을 통해 전체 효율성을 향상시킬 수 있다.
• 伝통적인 논리 합성 도구와 양자 인지 기반 매핑을 통합하여 고품질의 양자 회로를 생성한다.

실험 결과

연구 질문

• RQ1 고전적 논리 합성 기법이 과학 계산 워크로드를 위한 효율적인 양자 회로를 생성하는 데 효과적으로 적응될 수 있는가?
• RQ2 양자 회로 합성에서 큐비트 수와 T-게이트 수 사이의 트레이드오프를 체계적으로 제어할 수 있는가?
• RQ3 예를 들어 가우시안 함수와 같은 복잡한 기능의 계층적 합성을 최소한의 보조 큐비트와 계산되지 않은 가비지 출력을 갖도록 달성할 수 있는가?
• RQ4 모듈식 조합 대비 복합 기능의 재합성은 전체 양자 회로 품질 향상에 얼마나 기여하는가?
• RQ5 제안된 프레임워크는 이전에는 회로 기술서 부족으로 인해 이행이 어려웠던 양자 알고리즘에 대해 정확하고 현실적인 비용 추정치를 생성할 수 있는가?

주요 결과

• LHRS 프레임워크는 6,283개 큐비트와 1,850,001개 T-게이트를 사용해 32비트 부동소수점 가우시안 함수를 성공적으로 합성하여, 모듈식 조합 접근 방식 대비 T-게이트 수를 79% 감소시켰다.
• 복합 가우시안 함수를 재합성함으로써 LHRS는 T-게이트 수를 8,960,228개에서 1,850,001개로 감소시키고 큐비트 수도 6,355개에서 6,283개로 줄였다.
• 프레임워크는 설계 공간 탐색을 가능하게 하며, k=9로 설정했을 때 9.67초 내로 8,124개 큐비트와 982,417개 T-게이트를 갖는 회로를 생성했다.
• 초기 단일 타겟 게이트 네트워크에서 안정적인 큐비트 수를 확보함으로써 설계 과정의 초기 단계에서 자원 제약 조건을 고정할 수 있다.
• 프레임워크는 앤실라 큐비트를 명시적으로 관리하고 매개변수화된 LUT 크기(k)를 통해 T-게이트 수 최적화를 가능하게 하여 기존 계층적 방법보다 뛰어난 성능을 발휘한다.
• LHRS를 사용해 생성된 벤치마크는 과학적 양자 알고리즘에서 기본 기능에 대해 현재까지 가장 포괄적이고 정확한 비용 추정치를 제공한다.