[논문 리뷰] Low Complexity Full Duplex MIMO: Novel Analog Cancellation Architectures and Transceiver Design

George C. Alexandropoulos, Melissa Duarte|arXiv (Cornell University)|2018. 09. 22.

Full-Duplex Wireless Communications참고 문헌 24인용 수 3

한 줄 요약

이 논문은 전체 이중성 MIMO 시스템을 위한 저복잡도 아날로그 자기간섭(비교) 상쇄 아키텍처 두 가지를 제안한다: 하나는 감소된 수의 아날로그 탭을 사용하고 다른 하나는 보조(보조) 송신기(AUX)를 사용하며, 둘 다 효율적인 신호 루팅을 위한 MUX/DEMUX와 통합되어 있다. 주요 기여는 아날로그 상쇄기와 디지털 비임계 필터를 함께 최적화하는 프레임워크를 설계한 것으로, 기존 방법에 비해 상당히 감소된 하드웨어 복잡도로 각각 최대 60 dB 및 35 dB의 아날로그 상쇄 성능을 달성한다.

ABSTRACT

Incorporating full duplex operation in Multiple Input Multiple Output (MIMO) systems provides the potential of boosting throughput performance. However, the hardware complexity of the analog self-interference canceller in emerging full duplex MIMO designs mostly scales with the number of transmit and receive antennas, thus exploiting the benefits of analog cancellation becomes impractical for full duplex MIMO transceivers, even for moderate number of antennas. In this paper, we present two novel architectures for the analog canceller comprising of reduced number of cancellation elements, compared to the state of the art, and simple multiplexers for efficient signal routing among the transmit and receive radio frequency chains. One architecture is based on analog taps (tap refers to a line of fixed delay, variable phase shifter, and attenuator) and the other on AUXiliary (AUX) Transmitters (TXs) that locally generate the cancellation signal. In contrast to the available analog cancellation architectures, the values for each tap or each AUX TX and the configuration of the multiplexers are jointly designed with the digital transmit and receive beamforming filters according to certain performance objectives. Focusing on a narrowband flat fading channel model as an example, we present a general optimization framework for the joint design of analog self-interference cancellation and digital beamforming. We also detail the sum rate optimization objective together with its derived solution for the latter architectural components. Representative computer simulation results demonstrate the superiority both in terms of hardware complexity and achievable performance of the proposed low complexity full duplex MIMO schemes over the lately available ones.

연구 동기 및 목표

• 전체 이중성 MIMO 시스템에서 아날로그 자기간섭(SI) 상쇄의 높은 하드웨어 복잡도 문제를 해결하기 위해, 이는 송신 및 수신 안테나 수에 따라 증가한다.
• 전체 이중성 MIMO 트랜시iever에서 효과적인 SI 완화를 위해 필요한 상쇄 요소(탭 또는 AUX TX)의 수를 줄이기 위해.
• 아날로그 상쇄기 파rameter와 디지털 비임계 필터를 공동 최적화하는 설계 프레임워크를 개발하여 스펙트럼 효율성을 향상시키기 위해.
• 전체 이중성 MIMO의 실용적 구현을 가능하게 하기 위해 하드웨어 비용과 복잡도를 최소화하면서도 높은 성능를 유지하기 위해.

제안 방법

• 송신 및 수신 안테나 수에 영향을 받지 않는 감소된 수의 탭을 사용하는 새로운 탭 기반 아날로그 상쇄기 아키텍처를 도입하며, MUX/DEMUX를 활용한 신호 루팅을 수행한다.
• 보조 송신기(AUX TX) 기반 상쇄기 아키텍처를 제안하며, 보조 송신기의 수를 최소화하고 안테나 수에 비례하지 않는다.
• 저대역 평탄 fading 채널 모델 하에 아날로그 상쇄기 파rameter(탭 이득 또는 AUX TX 계수)와 디지털 비임계 필터를 공동으로 설계하는 일반 최적화 프레임워크를 개발한다.
• 합계 비율 최대화 목표 함수를 사용하며, 비임계 및 상쇄기 파rameter에 대한 유도된 폐쇄형 해를 활용하여 효율적인 계산을 가능하게 한다.
• 실제 환경의 제약을 반영하기 위해 탭의 위상 및 진폭 오차(±0.065° 위상, ±0.01 dB 진폭) 및 AUX TX 체인의 위상 노이즈(0.717° 제트)와 같은 하드웨어 손상 요소를 모델링한다.
• 무작위 오차가 탭에 포함되거나 AUX TX의 위상 노이즈 불일치로 인해 발생하는 노이즈 있는 이상 상쇄 행렬 $\widehat{\mathbf{C}}_k$ 를 사용한다.

실험 결과

연구 질문

• RQ1 최신 기술 수준에 비해 안테나 수에 따라 증가하는 것과는 달리, 전체 이중성 MIMO에서 아날로그 자기간섭 상쇄를 위해 상당히 적은 수의 하드웨어 요소로 달성할 수 있는가?
• RQ2 아날로그 상쇄기와 디지털 비임계 필터의 공동 설계는 하드웨어 복잡도를 줄이면서 스펙트럼 효율성을 어떻게 향상시킬 수 있는가?
• RQ3 실제 하드웨어 손상 요소인 탭의 위상 및 진폭 오차 또는 AUX TX의 위상 노이즈를 고려할 때, 달성 가능한 아날로그 상쇄 성능(dB)은 얼마인가?
• RQ4 제안된 아키텍처는 기존 설계에 비해 비이상적인 하드웨어 조건에서도 높은 성능를 유지하는가?

주요 결과

• 제안된 탭 기반 아키텍처는 ±0.065° 위상 오차 및 ±0.01 dB 진폭 오차와 같은 하드웨어 손상 조건에서도 탭당 약 60 dB의 아날로그 자기간섭 상쇄 성능를 달성한다.
• AUX TX 기반 아키텍처는 0.717° 제트의 현실적인 위상 노이즈 조건 하에서 보조 송신기당 약 35 dB의 아날로그 상쇄 성능를 달성한다.
• 필요한 탭 수 또는 AUX TX 수는 비용, 크기 또는 성능 제약 조건에 따라 사전에 선택할 수 있어 탄력적인 시스템 설계를 가능하게 한다.
• 시뮬레이션 결과는 기존의 전체 이중성 MIMO 기법들에 비해 스펙트럼 효율성과 하드웨어 복잡도 측면에서 뛰어난 성능를 보여준다.
• 공동 최적화 프레임워크는 아날로그 상쇄와 디지털 비임계 필터를 성공적으로 균형 잡아, SI 완화를 위해 공간 자유도를 희생할 필요 없이 성능를 확보한다.
• MUX/DEMUX의 사용은 둘 다 아키텍처에서 효율적인 신호 루팅을 가능하게 하여 복잡한 연결을 줄이고 하드웨어 비용을 추가로 낮춘다.