[논문 리뷰] Low Complexity Symbol-Level Design for Linear Precoding Systems

Jevgenij Krivochiza, Ashkan Kalantari외 2명|arXiv (Cornell University)|2017. 10. 27.

Advanced MIMO Systems Optimization참고 문헌 8인용 수 18

한 줄 요약

이 논문은 MIMO 시스템을 위한 저복잡도의 심볼 수준 예비처리 기법을 제안하며, 비음수 최소 제곱법(Non-Negative Least Squares, NNLS)을 통해 심볼의 진폭과 위상을 최적화하여 전송 전력을 최소화한다. 이는 기존 최적 방법보다 처리 시간이 짧으면서도 최고의 벤치마크 성능에 가까운 성능을 유지한다. 이 방법은 QPSK, M-PSK, M-APSK 모든 조합에 동일하게 적용되며, 계산 오버헤드가 극히 적다.

ABSTRACT

The practical utilization of the symbol-level precoding in MIMO systems is challenging since the implementation of the sophisticated optimization algorithms must be done with reasonable computational resources. In the real implementation of MIMO precoding systems, the processing time for each set of symbols is a crucial parameter, especially in the high-throughput mode. In this work, a symbol-level optimization algorithm with reduced complexity is devised. Performance of a symbol-level precoder is shown to improve in terms of the processing times per set of symbols.

연구 동기 및 목표

• 다중 수준 조합을 포함한 MIMO 시스템에서 심볼 수준 예비처리의 높은 계산 복잡도 문제를 해결하기 위해.
• 고속도 MIMO 예비처리 시스템에서 심볼 세트당 처리 시간을 줄이기 위해.
• 다양한 변조 형식에 걸쳐 전송 전력은 낮게 유지하면서도 구현을 단순화하기 위해.
• 비싼 볼록 최적화나 SVD에 의존하는 것 없이 심볼 수준 예비처리의 실용적 구현을 가능하게 하기 위해.
• 현저히 낮은 처리 지연으로 최적 예비처리와 유사한 성능를 달성하기 위해.

제안 방법

• 심볼 수준 전력 최소화 문제를 SVD나 일반 볼록 최적화를 피하는 NNLS 문제로 재구성한다.
• 기존의 ZF 예비처리를 적용하기 전에 미예비처리된 심볼의 위상과 진폭을 최적화한다.
• 총 전송 전력을 감소시키기 위해 간섭의 구성적 중첩을 유지하도록 최적화한다.
• M-PSK 및 M-APSK의 경우, 심볼을 NNLS에 적합한 도메인으로 매핑하기 위해 이중 단계 변환을 적용한다.
• 모든 조합에서 동일한 최적화 구조를 유지함으로써 일관된 복잡도를 확보한다.
• 심볼 에너지를 조합의 최대 수준으로 제한하기 위해 임계값 기반 클리핑 메커니즘을 적용한다.

실험 결과

연구 질문

• RQ1 QPSK, M-PSK, M-APSK를 포함한 모든 변조 유형에서 NNLS 수준의 복잡도를 갖는 심볼 수준 예비처리를 설계할 수 있는가?
• RQ2 제안된 방법이 기존 최적의 심볼 수준 예비처리기보다 심볼 세트당 처리 시간을 더 줄일 수 있는가?
• RQ3 총 전송 전력 측면에서 제안된 방법의 성능가 ZF 및 최적 예비처리기와 비교해 어떻게 되는가?
• RQ4 수신 안테나 수를 초월해 전송 안테나 수를 늘릴 경우, 제안된 방법과 벤치마크 간의 성능 격차는 어떻게 변화하는가?
• RQ5 고차원 변조에서 성능 효율을 크게 훼손하지 않고도 복잡도를 낮게 유지할 수 있는가?

주요 결과

• QPSK의 경우, $N_t = N_r$ 조건에서 ZF 예비처리기 대비 총 전력이 9 dB 낮으며, 모든 $N_t$ 조건에서 ZF 이하를 유지한다.
• 8-PSK에서 $N_t = 10$ 조건일 때, 제안된 방법은 ZF보다 2 dB 낮은 전력을 기록하지만, [4]의 최적 예비처리기 대비 2.9 dB 효율성이 떨어진다.
• $N_t > N_r$ 조건에서 제안된 방법과 [4] 간의 성능 격차는 단지 0.8 dB로 좁혀진다.
• SVD를 회피하고 NNLS에만 의존함으로써 제안된 방법의 처리 시간은 [4]를 포함한 모든 벤치마크보다 현저히 낮다.
• 16-APSK의 경우, 제안된 방법은 ZF보다 낮은 전력을 기록하지만, $N_t = N_r$ 조건에서는 [6]에 뒤지며, $N_t$ 가 증가함에 따라 격차는 사라진다.
• M-PSK/M-APSK에서의 이중 단계 변환으로 인한 추가 처리 시간은 총 처리 시간에 미미한 영향을 미쳐 저지연 성능을 유지한다.