[논문 리뷰] Massive MIMO with Arbitrary Non-Ideal Arrays: Hardware Scaling Laws and Circuit-Aware Design

Emil Björnson, Michail Matthaiou외 1명|arXiv (Cornell University)|2014. 01. 01.

Advanced MIMO Systems Optimization인용 수 13

한 줄 요약

이 논문은 임의의 비이상적인 안테나 어레이를 갖는 대규모 MIMO 시스템에 대한 하드웨어 스케일링 법칙을 수립하여, 위상 이격 및 추가 왜곡과 같은 하드웨어 결함에도 불구하고 사용자 데이터 전송률이 강건함을 입증한다. 또한 회로 인식 설계를 통해 회로 전력 소비를 N에 대해 선형으로가 아니라 √N 비율로 줄일 수 있음을 보여주어 대규모 어레이의 비용 효율적인 구현을 가능하게 한다.

ABSTRACT

Massive multiple-input multiple-output (MIMO) systems are cellular networks where the base stations (BSs) are equipped with unconventionally many antennas, deployed on co-located or distributed arrays. Huge spatial degrees-of-freedom are achieved by coherent processing over these massive arrays, which provide strong signal gains, resilience to imperfect channel knowledge, and low interference. This comes at the price of more infrastructure; the hardware cost and circuit power consumption scale linearly/affinely with the number of BS antennas $N$. Hence, the key to cost-efficient deployment of large arrays is low-cost antenna branches with low circuit power, in contrast to today's conventional expensive and power-hungry BS antenna branches. Such low-cost transceivers are prone to hardware imperfections, but it has been conjectured that the huge degrees-of-freedom would bring robustness to such imperfections. We prove this claim for a generalized uplink system with multiplicative phase-drifts, additive distortion noise, and noise amplification. Specifically, we derive closed-form expressions for the user rates and a scaling law that shows how fast the hardware imperfections can increase with $N$ while maintaining high rates. The connection between this scaling law and the power consumption of different transceiver circuits is rigorously exemplified. This reveals that one can make the circuit power increase as $\sqrt{N}$, instead of linearly, by careful circuit-aware system design.

연구 동기 및 목표

• 비이상적인 어레이를 갖는 대규모 MIMO 시스템에서 위상 이격, 추가 왜곡, 노이즈 증폭과 같은 하드웨어 결함이 미치는 영향을 조사하기 위해.
• 상향링크 대규모 MIMO에서 하드웨어 불완전성과 시스템 성능 사이의 근본적인 상충 관계를 규명하기 위해.
• 사용자 스펙트럼 효율성을 유지하면서 하드웨어 결함이 안테나 수 N에 비례해 얼마나 빠르게 증가할 수 있는지 정량화하는 스케일링 법칙을 유도하기 위해.
• 이러한 스케일링 법칙을 실제 회로 전력 소비와 연결하여 저전력, 저비용의 트랜시iever 설계를 가능하게 하기 위해.

제안 방법

• 승수적 위상 이격과 추가 왜곡 노이즈를 고려한 일반화된 상향링크 대규모 MIMO 시스템에서 사용자 전송률에 대한 닫힌 형태의 수식을 유도한다.
• 공명 처리를 통해 대규모 어레이에서 공간 자유도를 활용하고 채널 불확실성을 완화하기 위해 시스템을 분석한다.
• 하드웨어 결함이 √N 비율로 증가하더라도 높은 스펙트럼 효율성을 유지할 수 있음을 보여주는 스케일링 법칙을 수립한다.
• 유도된 스케일링 법칙을 다양한 트랜시iever 회로의 전력 소비와 연결하여 회로 인식 설계를 가능하게 한다.
• 수학적 분석을 통해 최적화된 하드웨어 설계를 통해 회로 전력 소비를 N에 대해 선형이 아닌 √N 비율로 줄일 수 있음을 증명한다.
• 실제 구현 조건을 반영하기 위해 노이즈 증폭과 비이상적인 구성 요소를 포함한 현실적인 모델을 고려한다.

실험 결과

연구 질문

• RQ1 비이상적인 어레이를 갖는 대규모 MIMO 시스템에서 위상 이격과 추가 왜곡과 같은 하드웨어 결함이 사용자 전송률에 어떻게 영향을 미치는가?
• RQ2 사용자 스펙트럼 효율성을 유지하면서 하드웨어 결함이 안테나 수 N에 대해 최대 몇 배로 증가할 수 있는가?
• RQ3 지능적인 시스템 설계를 통해 회로 전력 소비를 선형 스케일링에서 선형 이하 스케일링으로 줄일 수 있는가?
• RQ4 유도된 스케일링 법칙과 대규모 MIMO 시스템에서 실제 트랜시iever 회로의 전력 소비 사이의 관계는 무엇인가?

주요 결과

• 대규모 MIMO의 넓은 공간 자유도 덕분에 위상 이격과 추가 왜곡과 같은 하드웨어 결함이 √N 비율로 증가하더라도 높은 사용자 전송률을 유지할 수 있다.
• 시스템은 하드웨어 결함에 대해 강건한 성능를 보이며, 대규모 어레이가 본질적으로 비이상적인 하드웨어 영향을 완화함을 확인하는 추측을 뒷받침한다.
• 회로 인식 설계를 통해 회로 전력 소비를 선형 스케일링(O(N))에서 √N 스케일링(O(√N))으로 줄일 수 있다.
• 유도된 스케일링 법칙은 대규모 MIMO 구현에서 하드웨어 품질과 시스템 비용을 균형 있게 조정하는 정량적 설계 지침을 제공한다.
• 닫힌 형태의 전송률 수식을 통해 현실적인 하드웨어 제약 조건 하에서 정확한 성능 평가 및 최적화가 가능해진다.
• 적절한 시스템 수준의 설계와 결합할 경우 저비용, 저전력 트랜시iever가 대규모 MIMO에 대해 실현 가능하다는 것을 입증한다.