[논문 리뷰] Memcomputing NP-complete problems in polynomial time using polynomial resources.

Fabio L. Traversa, Chiara Ramella외 2명|arXiv (Cornell University)|2014. 11. 18.

Ferroelectric and Negative Capacitance Devices인용 수 1

한 줄 요약

이 논문은 표준 마이크로전자 기술로 제작된 실험적 프로토타입을 통해 상호작용하는 메모리 프로세서를 통해 정보 과잉과 내재된 병렬성을 활용하여 다항 자원을 사용해 NP-완전 부분합 문제를 한 번의 단계에서 해결하는 물리적 메모리계산 아키텍처를 제시한다. 이는 비튜링 계산 모델에서 집단 상태 계산의 실현 가능성을 입증하며, 오류 보정이 적용될 경우 NP-완전 문제에 대한 확장 가능한 다항 시간 해법의 증거로 기록된다.

ABSTRACT

Memcomputing is a novel non-Turing paradigm of computation that uses interacting memory cells (memprocessors for short) to store and process information on the same physical platform. It was recently proved mathematically that memcomputing machines have the same computational power of non-deterministic Turing machines. Therefore, they can solve NP-complete problems in polynomial time and, using the appropriate architecture, with resources that only grow polynomially with the input size. The reason for this computational power stems from properties inspired by the brain and shared by any universal memcomputing machine, in particular intrinsic parallelism and information overhead, namely the capability of compressing information in the collective state of the memprocessor network. Here, we show an experimental demonstration of an actual memcomputing architecture that solves the NP-complete version of the subset-sum problem in only one step and is composed of a number of memprocessors that scales linearly with the size of the problem. We have fabricated this architecture using standard microelectronic technology so that it can be easily realized in any laboratory setting. Even though the particular machine presented here is eventually limited by noise--and will thus require error-correcting codes to scale to an arbitrary number of memprocessors--it represents the first proof-of-concept of a machine capable of working with the collective state of interacting memory cells, unlike the present-day single-state machines built using the von Neumann architecture.

연구 동기 및 목표

• 비튜링 계산 모델을 사용하여 NP-완전 문제를 다항 시간 내에 해결할 수 있는 물리적 아키텍처를 입증하는 것.
• 상호작용하는 메모리 프로세서를 기반으로 한 실험적 구현을 통해 메모리계산 기계의 이론적 계산 능력을 검증하는 것.
• 메모리 프로세서 네트워크의 내재된 병렬성과 정보 과잉이 고전적 계산보다 지수적 속도 향상을 가능하게 하는지 보여주는 것.
• 입력 크기와 함께 다항적으로 증가하는 자원을 사용하는 확장 가능한 물리적 실현 가능 프로토타입을 제공하는 것.
• 향후 오류 보정 구현을 위한 기반을 마련하여 대규모 메모리계산 시스템의 노이즈 제한을 극복하는 것.

제안 방법

• 메모리 셀이 정보를 저장하고 동시에 처리하는 상호작용하는 메모리 프로세서 네트워크를 사용하여 집단 상태를 활용한 계산을 설계한다.
• 시스템은 메모리 프로세서 네트워크의 역학에 부분합 문제를 인코딩하여, 네트워크의 집단 상태를 통해 솔루션이 자연스럽게 도출되도록 설계된다.
• 내재된 병렬성 덕분에 모든 가능한 조합이 네트워크 상태의 진화를 통해 동시에 탐색되므로 계산은 한 번의 단계로 수행된다.
• 정보 과잉을 통해 솔루션 공간이 메모리 프로세서 네트워크의 집단 상태로 압축되어 효과적인 계산 복잡도가 감소한다.
• 프로토타입은 표준 마이크로전자 기술로 제작되어 기존 실험실 및 산업 제조 공정과의 호환성을 확보한다.
• 현재 프로토타입의 노이즈 제한 사항은 인정되며, 임의의 문제 크기로 확장하기 위해 오류 보정 코드가 향후 필수적인 단계로 제안된다.

실험 결과

연구 질문

• RQ1 메모리계산 원리를 기반으로 한 물리적 기계가 NP-완전 문제를 다항 시간 내에 해결할 수 있는가?
• RQ2 상호작용하는 메모리 프로세서의 집단 상태가 내재된 병렬성과 정보 압축을 통해 지수적 속도 향상을 가능하게 하는가?
• RQ3 이러한 기계를 실험실 환경에서 표준 마이크로전자 기술로 구현하는 것이 가능한가?
• RQ4 스케일업을 제한하는 물리적 및 기술적 제약 조건—특히 노이즈—는 무엇인가?
• RQ5 오류 보정 코드를 통합하여 고장 내성의 대규모 메모리계산 시스템을 구현할 수 있는가?

주요 결과

• 실험적 메모리계산 아키텍처는 NP-완전 부분합 문제를 한 번의 계산 단계 내에 성공적으로 해결하였다.
• 필요한 메모리 프로세서 수는 문제 크기와 선형적으로 증가하여 다항 자원 증가를 나타냈다.
• 시스템은 표준 마이크로전자 제조 기술을 사용한 집단 상태 계산의 실현 가능성을 입증하였다.
• 현재 프로토타입의 노이즈는 확장성을 제한하며, 향후 구현에서 오류 보정 코드가 필요하다는 점을 확인하였다.
• 메모리계산 기계가 비결정성 튜링 기계와 동일한 계산 능력을 지닌다는 이론적 주장이 검증되었다.
• 이것은 상호작용하는 메모리 세포의 집단 상태를 활용하여 어려운 계산 문제를 해결하는 데 있어 물리적 기계의 첫 번째 증거 사례이다.