[논문 리뷰] Miniaturizing neural networks for charge state autotuning in quantum dots

Stefanie Czischek, Victor Yon외 9명|arXiv (Cornell University)|2021. 01. 08.

Advanced Memory and Neural Computing참고 문헌 46인용 수 21

한 줄 요약

이 논문은 합성 안정성 다이어그램으로 훈련된 초소형 피드포워드 신경망을 제안하여 양자점 장치에서 전하 상태 전이선을 탐지한다. 입력 뉴런 수가 25개에 불과한 네트워크는 전이선 분류에 높은 정확도를 달성하며, 기존 메모리스터 크로스바 어レイ에 직접 구현할 수 있을 정도로 작아, 확장 가능한 양자점 양자컴퓨터를 위한 저전력, 칩 내 자동조정을 가능하게 한다.

ABSTRACT

A key challenge in scaling quantum computers is the calibration and control of multiple qubits. In solid-state quantum dots, the gate voltages required to stabilize quantized charges are unique for each individual qubit, resulting in a high-dimensional control parameter space that must be tuned automatically. Machine learning techniques are capable of processing high-dimensional data - provided that an appropriate training set is available - and have been successfully used for autotuning in the past. In this paper, we develop extremely small feed-forward neural networks that can be used to detect charge-state transitions in quantum dot stability diagrams. We demonstrate that these neural networks can be trained on synthetic data produced by computer simulations, and robustly transferred to the task of tuning an experimental device into a desired charge state. The neural networks required for this task are sufficiently small as to enable an implementation in existing memristor crossbar arrays in the near future. This opens up the possibility of miniaturizing powerful control elements on low-power hardware, a significant step towards on-chip autotuning in future quantum dot computers.

연구 동기 및 목표

• 다중 큐비트 양자점 시스템에서 고차원의 게이트 전압 조정 문제를 해결한다.
• 안정성 다이어그램에서 전하 상태 전이선을 탐지할 수 있는 최소한의 신경망을 개발한다.
• 신속한 칩 내 구현을 위해 새로운 메모리스터 하드웨어와 호환되는 네트워크 설계를 통해 칩 내 자동조정을 가능하게 한다.
• 합성 데이터로 훈련된 모델이 실제 실험적 양자점 장치로 일반화 가능한지 검증한다.
• 패치 기반 스캐닝을 통해 안정성 다이어그램의 작은 영역만을 커버함으로써 실험 측정 비용을 최소화한다.

제안 방법

• 시뮬레이션 패키지로부터 생성된 합성 안정성 다이어그램으로 소형 피드포워드 신경망(FFNN)을 훈련한다.
• 전처리된 안정성 다이어그램의 5×5 픽셀 패치를 FFNN의 입력으로 사용하여 전이선 분류를 수행한다.
• 트레이닝 가능한 파rameter 수가 수십에서 수백 수준인 매우 작은 네트워크를 설계하여 메모리스터 크로스바 어레이에 적합하도록 한다.
• 안정성 다이어그램 전역을 스캔하기 위해 패치 이동 전략을 구현하여 점진적으로 전이선을 식별한다.
• 주어진 패치에 전이선이 존재하는지 여부를 분류하기 위해 단일 출력 뉴런을 사용한다.
• 시뮬레이션 데이터로부터 참값 레이블을 사용해 지도학습으로 네트워크를 훈련한 후, 실제 실험 데이터로 평가한다.

실험 결과

연구 질문

• RQ1 매우 작은 신경망이 양자점 안정성 다이어그램에서 전하 상태 전이선을 높은 정확도로 탐지할 수 있는가?
• RQ2 합성 데이터로 훈련된 모델이 실제 실험적 실리콘 메탈옥사이드반도체 양자점 장치로 효과적으로 일반화되는가?
• RQ3 전이선 탐지에서 높은 성능을 달성하기 위해 필요한 최소 네트워크 크기는 얼마인가?
• RQ4 패치 기반 스캐닝 전략을 통해 안정성 다이어그램의 작은 영역에 집중함으로써 실험 측정 비용을 줄일 수 있는가?
• RQ5 이러한 초소형 네트워크는 기존 메모리스터 크로스바 하드웨어와 호환되어 칩 내 배포가 가능한가?

주요 결과

• 입력 뉴런 수가 25개(5×5 패치)에 불과한 신경망이 안정성 다이어그램에서 전하 상태 전이선 탐지에 높은 정확도를 달성한다.
• 합성 데이터로 훈련된 모델이 실제 실험적 실리콘 메탈옥사이드반도체 양자점 장치로 효과적으로 일반화된다.
• 높은 성공률를 달성하기 위해 필요한 최소 네트워크 크기는 기존 메모리스터 크로스바 어레이에 구현할 수 있을 정도로 작다.
• 연결된 패치 어레이를 사용하면 측정이 필요한 수를 최소화하면서도 자동조정 성공률를 높일 수 있다.
• 안정성 다이어그램의 작은 타겟 영역만을 커버함으로써 실험 측정 비용을 크게 줄였다.
• 전이선 탐지 포함 전체 자동조정 파이프라인은 신속하게 개발 중인 메모리스터 하드웨어를 활용해 저전력, 칩 내 배포가 가능하다.