[논문 리뷰] Mitigating linear optics imperfections via port allocation and compilation

Shreya P. Kumar, Leonhard Neuhaus외 5명|arXiv (Cornell University)|2021. 03. 04.

Photonic and Optical Devices인용 수 5

한 줄 요약

이 논문은 맞춤형 포트 할당과 컴파일 기반 최적화를 통해 광학 간섭계의 선형 광학적 비완전성을 보완하는 하드웨어 인식 최적화 프레임워크를 제시한다. 특히 비이상적인 비틀림 비율과 함께 칩 특화 비완전성을 校정하고 입력/출력 포트 할당을 재구성함으로써, 제조 결함과 비균일한 분할 비율 조건 하에서도 전력 소비를 수 개의 주기수만큼 감소시키고, 유니터리 성능을 11배 이상 향상시킨다.

ABSTRACT

Linear optics is a promising route to building quantum technologies that operate at room temperature and can be manufactured scalably on integrated photonic platforms. However, scaling up linear optics requires high-performance operation amid inevitable manufacturing imperfections. We present techniques for enhancing the performance of linear optical interferometers by tailoring their port allocation and compilation to the on-chip imperfections, which can be determined beforehand by suitable calibration procedures that we introduce. As representative examples, we demonstrate dramatic reductions in the average power consumption of a given interferometer or in the range of its power consumption values across all possible unitary transformations implemented on it. Furthermore, we demonstrate the efficacy of these techniques at improving the fidelities of the desired transformations in the presence of fabrication defects. By improving the performance of linear optical interferometers in relevant metrics by several orders of magnitude, these tools bring optical technologies closer to demonstrating true quantum advantage.

연구 동기 및 목표

• 전압 구동형 위상 시프터로 인해 변동성이 크고 높은 전력 소비가 발생하는 재구성 가능한 선형 광학 간섭계의 문제를 해결한다.
• 통합 광학 칩에서 제조 과정으로 인한 비균형 비틀림 비율로 인한 성능 저하를 완화한다.
• 하드웨어 재설계 없이도 칩 내부 비완전성에 적응하는 校정 및 컴파일러 파이프라인을 개발한다.
• 확장 가능한 양자 광학 장치의 성능 향상과 함께 근사 일정한 작동 온도를 실현한다.

제안 방법

• 전체 전력 소비를 최소화하기 위해 입력/출력 포트의 재할당을 통해 포트 할당을 자유도로 도입한다.
• 보정된 분할 비율에 기반해 최적의 위상 시프터 설정을 계산하는 맞춤형 컴파일러를 개발한다.
• 기본 단위 변환 하에서 강도 측정을 통해 실제 비틀림 비율을 추정하기 위해 校정 절차를 사용한다.
• 기대값과 측정값 간의 강도 차이 노름을 최소화하기 위해 기울기 기반 최적화(예: 브레nt의 방법)를 적용한다.
• 분할 비율 오차에 민감한 단위 변환(예: '크로스' 상태 근처의 MZI)을 사용해 반복적 校정을 수행함으로써 기울기 반응을 최대화한다.
• 보정된 분할 비율 추정치를 포트 할당 및 맞춤형 컴파일러와 융합하여 성능 지표를 종합적으로 최적화한다.

실험 결과

연구 질문

• RQ1 포트 할당이 프ogrammable 간섭계의 총 전력 소비와 동적 범위를 크게 감소시킬 수 있는가?
• RQ2 추가 하드웨어 없이 하드웨어에 맞춤화된 컴파일러가 비이상적인 비틀림 비율로 인한 성능 저하를 얼마나 효과적으로 완화할 수 있는가?
• RQ3 분할 비율이 칩 전반에서 다양하고 균일하지 않을 경우, 校정 및 컴파일러 기법의 내구성은 어느 정도인가?
• RQ4 포트 할당과 맞춤형 컴파일러의 조합이 실제 제조 결함 조건 하에서 변환 성능 향상에 기여하는가?
• RQ5 정확한 분할 비율 추정을 위해 필요한 최소 측정 수는 얼마인가?

주요 결과

• 포트 할당은 간섭계의 총 전력 소비를 수 개의 주기수만큼 감소시켜 근사 일정한 작동 온도를 가능하게 한다.
• 최적의 포트 할당을 통해 다양한 단위 변환 간 전력 소비 범위가 수 개의 주기수만큼 감소된다.
• 비균일한 비틀림 비율을 가진 4모드 칩에서 맞춤형 컴파일러 방법은 비이상적인 비틀림 비율로 인한 영향을 성능 향상에 11배 이상 감소시킨다.
• 분할 비율 오차에 민감한 단일 단위 행렬(예: '크로스' 상태 근처의 MZI 상태)을 사용한 校정은 최소한의 측정 수로도 정확한 비틀림 반사율 추정이 가능하다.
• 비균일한 분할 비율 조건에서도 방법은 내구성이 있다: 평균 0.47, 표준편차 0.005로 변동하는 비틀림 비율 조건 하에서도 최적의 최소값 0.469로 수렴한다.
• 보정, 포트 할당, 맞춤형 컴파일러의 조합은 실제 결함이 있는 4모드 칩에서 하어 랜덤 단위 변환에 대해 오차 지표인 유사도 거리에서 11.5배 향상된 성능을 달성한다.