[논문 리뷰] Modeling Short-Range Microwave Networks to Scale Superconducting Quantum Computation

Nicholas LaRacuente, Kaitlin N. Smith외 3명|arXiv (Cornell University)|2022. 01. 21.

Quantum and electron transport phenomena인용 수 10

한 줄 요약

이 논문은 초전도 양자 컴퓨터의 확장성을 높이기 위해 단거리 마이크로파 네트워크를 사용하는 칩렛 기반 아키텍처를 제안하며, 칩렛 간 분산 배치가 더 높은 링크 오류율에도 불구하고 전체 오류율을 감소시킬 수 있음을 입증한다. 이 접근법은 현실적인 하드웨어 모델을 활용하여 칩렛 간 연결이 민감도와 확장성 측면에서 통합 설계보다 우월할 수 있음을 보여주며, 지연 시간 영향은 최소화되고 핵심 응용 분야에서의 병목 현상 방지를 가능하게 한다.

ABSTRACT

A core challenge for superconducting quantum computers is to scale up the number of qubits in each processor without increasing noise or cross-talk. Distributed quantum computing across small qubit arrays, known as chiplets, can address these challenges in a scalable manner. We propose a chiplet architecture over microwave links with potential to exceed monolithic performance on near-term hardware. Our methods of modeling and evaluating the chiplet architecture bridge the physical and network layers in these processors. We find evidence that distributing computation across chiplets may reduce the overall error rates associated with moving data across the device, despite higher error figures for transfers across links. Preliminary analyses suggest that latency is not substantially impacted, and that at least some applications and architectures may avoid bottlenecks around chiplet boundaries. In the long-term, short-range networks may underlie quantum computers just as local area networks underlie classical datacenters and supercomputers today.

연구 동기 및 목표

• 대규모 큐비트 어레이에서 노이즈와 교차 간섭을 줄임으로써 초전도 양자 계산의 확장성 문제를 해결하기 위해.
• 마이크로파 인터커넥트를 갖춘 분산 칩렛 아키텍처가 오류율과 고장 내성 측면에서 통합 설계를 능가할 수 있는지 평가하기 위해.
• 실제 마이크로파 링크 성능을 모델링하여 물리적 하드웨어와 시스템 수준의 양자 네트워크 설계 간 격차를 메우기 위해.
• 단거리 마이크로파 네트워크를 향후 대규모 양자 컴퓨터의 기초 인프라로 사용할 수 있는지 타당성 평가하기 위해.
• 기존 및 신규 양자 하드웨어 기술과의 통합에서 발생하는 아키텍처적 트레이드오프와 열린 질문을 규명하기 위해.

제안 방법

• 저자들은 물리적 세부 사항을 추상화하면서도 필수적인 노이즈 및 정밀도 특성을 유지하는 칩렛 시스템의 완전한 하미르토니안을 모델링한다.
• 실제 오류 모델을 사용하여 마이크로파 링크로 연결된 칩렛 간 양자 회로 실행을 시뮬레이션하며, 내부 칩렛 연산과 칩렛 간 전송에 대한 현실적인 오류 모델을 적용한다.
• 동일한 워크로드 하에서 통합 설계와 칩렛 아키텍처를 비교하여 총 오류율, 지연 시간, 연결 제약 조건을 측정한다.
• 실험적 불확실성과 향후 향상 가능성을 고려하기 위해 마이크로파 링크 및 내부 칩렛 연산의 다양한 정밀도를 평가한다.
• 제한된 큐비트 연결성, 교차 간섭, 동축 케이블 피드스루의 공학적 한계와 같은 현실적인 제약 조건을 분석에 통합한다.
• 실험적으로 검증된 하드웨어에서 시작하여 애플리케이션 수준 성능으로 향하는 계층적 모델링 접근법을 사용한다.

실험 결과

연구 질문

• RQ1 마이크로파 인터커넥트를 갖춘 칩렛 아키텍처가 통합 초전도 양자 프로세서보다 전체 오류율을 낮출 수 있는가?
• RQ2 마이크로파 기반 칩렛 간 연결의 지연 시간은 내부 칩렛 연산과 비교해 어떻게 되며, 성능 병목 현상이 발생하는가?
• RQ3 칩렛 간 분산 계산이 대규모 양자 시스템에서 교차 간섭과 노이즈의 영향을 어느 정도 완화할 수 있는가?
• RQ4 칩렛에 논리 큐비트를 분산 배치하면 통합 설계 대비 고장 내성 요구 조건을 낮출 수 있는가?
• RQ5 단거리 마이크로파 네트워크는 향후 양자 데이터센터의 확장 가능하고 저지연 시간 기반의 핵심 인프라로 기능할 수 있는가, 즉 고전적 LAN과 유사한가?

주요 결과

• 마이크로파 링크를 갖춘 칩렛 아키텍처는 더 높은 링크 오류율에도 불구하고 교차 간섭과 국소적 노이즈 감소로 인해 통합 설계보다 낮은 전체 오류율을 달성한다.
• 마이크로파 기반 칩렛 간 전송의 지연 시간은 최소이며 성능에 상당한 영향을 주지 않아 칩렛 경계에서 주요 병목 현상이 발생하지 않음을 시사한다.
• 칩렛 간 동시 다중 큐비트 연산은 통합 시스템 대비 누적 오류 확률이 낮아, 확장성 측면에서 잠재적인 이점이 있음을 나타낸다.
• 결과적으로 분산 설계가 고장 내성 기법의 논리 큐비트 레이어 이하에서도 유리할 수 있음을 시사하며, 통합 설계가 본질적으로 열등하지 않다는 가정에 도전한다.
• 실제 마이크로파 링크를 적절히 모델링하면, 근접한 양자 응용 분야에 적합한 고정밀도, 저지연 시간 통신을 지원할 수 있음을 밝혀냈다.
• 연구는 통합 문제, 예를 들어 마이크로파와 광기술의 융합 및 향후 네트워크에서 동적 양자 라우터의 역할 등 열린 질문을 강조한다.