[논문 리뷰] Multi-Bit Read and Write Methodologies for Diode-STTRAM Crossbar Array

Mohammad Nasim Imtiaz Khan, Swaroop Ghosh외 2명|arXiv (Cornell University)|2016. 06. 01.

Advanced Memory and Neural Computing참고 문헌 7인용 수 3

한 줄 요약

이 논문은 신뢰성 있는 비휘발성 메모리 크로스바 아키텍처에서의 대역폭 제한을 극복하기 위해 다이오드-STTRAM 크로스바 어레이에서 다비트 읽기 및 쓰기 기법을 제안한다. 반선택된 셀의 전압을 조절함으로써(읽기 시 700 mV, 쓰기 시 50 mV 펄스) 512비트 읽기와 2비트 쓰기 기능을 실현하면서도, 512×512 어레이의 데이터 유지를 2.04년 동안 유지함으로써 효율성과 확장성을 크게 향상시키며, 의도하지 않은 셀에 영향을 주지 않는다.

ABSTRACT

Crossbar arrays using emerging non-volatile memory technologies such as Resistive RAM (ReRAM) offer high density, fast access speed and low-power. However the bandwidth of the crossbar is limited to single-bit read/write per access to avoid selection of undesirable bits. We propose a technique to perform multi-bit read and write in a diode-STTRAM (Spin Transfer Torque RAM) crossbar array. Simulation shows that the biasing voltage of half-selected cells can be adjusted to improve the sense margin during read and thus reduce the sneak path through the half-selected cells. In write operation, the half-selected cells are biased with a pulse voltage source which increases the write latency of these cells and enables to write 2-bits while keeping the half-selected bits undisturbed. Simulation results indicate biasing the half-selected cells by 700mV can enable reading as much as 512-bits while sustaining 512x512 crossbar with 2.04 years retention. The 2-bit writing requires pulsing by 50mV to optimize energy.

연구 동기 및 목표

• STTRAM과 같은 신뢰성 있는 비휘발성 메모리에서 사용되는 크로스바 어레이의 단일 비트 대역폭 제한을 극복하기 위해.
• 읽기 및 쓰기 과정에서 반선택된 셀을 손상시키지 않으면서 다비트 연산을 가능하게 하기 위해.
• 크로스바 어레이에서의 스니크 패스 간섭을 줄이고 읽기 시 감지 마진을 향상시키기 위해.
• 다비트 연산 중에도 512×512 크로스바 어레이에서 장기적인 데이터 유지를 (2.04년) 유지하기 위해.
• 펄스 전압 보정을 통해 쓰기 연산의 에너지 효율을 최적화하기 위해.

제안 방법

• 읽기 과정 중 반선택된 셀의 전압을 700 mV로 조절하여 감지 마진을 향상시키고 스니크 패스 전류를 억제한다.
• 쓰기 과정 중 반선택된 셀에 펄스 전압 소스를 적용하여 쓰기 지연을 증가시키고 2비트 쓰기의 신뢰성을 확보한다.
• 다이오드 기반 크로스바 아키텍처를 사용하여 의도하지 않은 셀을 격리하고 다비트 연산 중 교란을 줄인다.
• 읽기 신뢰성과 쓰기 간섭을 균형 잡기 위해 전압 수준 조절을 시행하여 데이터 무결성을 유지한다.
• 성능과 유지를 평가하기 위해 다양한 보정 조건 하에서 크로스바 어레이의 시뮬레이션을 수행한다.
• 감지 마진, 쓰기 지연 및 유지 시간을 분석하는 시뮬레이션 기반 분석을 통해 접근법을 검증한다.

실험 결과

연구 질문

• RQ1 다이오드-STTRAM 크로스바 어레이에서 오류율을 증가시키지 않고 다비트 읽기 연산을 신뢰성 있게 수행할 수 있는가?
• RQ2 반선택된 셀에서 스니크 패스 전류를 억제하기 위해 읽기 과정에서 감지 마진을 어떻게 향상시킬 수 있는가?
• RQ3 반선택된 셀의 데이터를 유지하면서 2비트 쓰기 연산을 가능하게 하는 전압 보정 전략은 무엇인가?
• RQ4 512×512 어레이에서 2.04년 동안 유지 보장을 유지하면서 동시에 읽을 수 있는 최대 비트 수는 얼마인가?
• RQ5 신뢰성 있는 다비트 쓰기 연산을 보장하면서도 쓰기 에너지를 최소화하는 방법은 무엇인가?

주요 결과

• 반선택된 셀에 700 mV 전압을 인가함으로써 512×512 다이오드-STTRAM 크로스바 어레이에서 최대 512비트의 신뢰성 있는 읽기 연산이 가능해진다.
• 제안된 읽기 방법론은 크로스바 어레이에서 2.04년 동안의 데이터 유지 보장을 유지할 수 있는 충분한 감지 마진을 확보한다.
• 쓰기 과정 중 반선택된 셀에 50 mV 펄스 전압 소스를 적용함으로써 에너지 효율이 최적화된 2비트 쓰기 기능이 실현된다.
• 이 기법은 다비트 쓰기 연산 중에 의도하지 않은 쓰기 간섭을 효과적으로 방지한다.
• 시뮬레이션 결과는 이 방법론이 대규모 크로스바 어레이에 대해 높은 신뢰성과 확장성을 유지함을 확인한다.
• 유지 보장이나 데이터 무결성에 영향을 주지 않으면서도 대역폭 효율성이 크게 향상됨을 입증한다.