[논문 리뷰] NEO-QEC: Neural Network Enhanced Online Superconducting Decoder for Surface Codes

Yosuke Ueno, Masaaki Kondo외 3명|arXiv (Cornell University)|2022. 08. 11.

Quantum Computing Algorithms and Architecture인용 수 11

한 줄 요약

이 논문은 초전도 양자 컴퓨터의 표면 코드를 위한 이진화된 신경망 강화 디코더인 NEO-QEC를 제안한다. SFQ 기반 디지털 회로와 경량 CNN을 조합하여 저지연, 저전력 온라인 디코딩을 실현한다. 단일 논리 큐비트 보호와 레이저 수술에 각각 2.5% 및 1.0%의 논리 오류 임계값을 달성하며, 논리 큐비트당 전력 소비가 614.9 µW 뿐이어서 냉각기 4K 환경에서 약 1,626개의 논리 큐비트를 구현할 수 있다.

ABSTRACT

Quantum error correction (QEC) is essential for quantum computing to mitigate the effect of errors on qubits, and surface code (SC) is one of the most promising QEC methods. Decoding SCs is the most computational expensive task in the control device of quantum computers (QCs), and many works focus on accurate decoding algorithms for SCs, including ones with neural networks (NNs). Practical QCs also require low-latency decoding because slow decoding leads to the accumulation of errors on qubits, resulting in logical failures. For QCs with superconducting qubits, a practical decoder must be very power-efficient in addition to having high accuracy and low latency. In order to reduce the hardware complexity of QC, we are supposed to decode SCs in a cryogenic environment with a limited power budget, where superconducting qubits operate. In this paper, we propose an NN-based accurate, fast, and low-power decoder capable of decoding SCs and lattice surgery (LS) operations with measurement errors on ancillary qubits. To achieve both accuracy and hardware efficiency of the SC decoder, we apply a binarized NN. We design a neural processing unit (NPU) for the decoder with SFQ-based digital circuits and evaluate it with a SPICE-level simulation. We evaluate the decoder performance by a quantum error simulator for the single logical qubit protection and the minimum operation of LS with code distances up to 13, and it achieves 2.5% and 1.0% accuracy thresholds, respectively.

연구 동기 및 목표

• 엄격한 냉각기 전력 예산 하에서 저지연, 저전력, 정확한 디코딩이 요구되는 초전도 양자 컴퓨터의 핵심적 요구사항을 충족시키기 위해.
• MWPM 및 게이지 알고리즘과 같은 전통적 디코더의 한계를 극복하기 위해, 히우리스틱 성격으로 인해 너무 느리거나 정확도가 떨어지는 문제를 해결하기 위해.
• 이진화된 신경망과 초전도 디지털 회로(SFQ)를 통합하여 실시간 냉각기 내 작동이 가능한 실용적이고 확장 가능하며 하드웨어 효율적인 디코딩을 가능하게 하기 위해.
• 보조 큐비트에서의 측정 오차를 고려한 단일 논리 큐비트 보호 및 레이저 수술 작업을 모두 지원함으로써 모듈러 양자 계산에 필수적인 기능을 제공하기 위해.
• 소프트웨어 기반 MWPM와 유사한 높은 정확도를 유지하면서도 밀리켈빈 온도에서의 구현에 적합한 초저전력 소비를 달성하는 디코더 설계를 위해.

제안 방법

• 정확도를 향상시키면서도 하드웨어 효율성을 유지하기 위해 이진화된 컨volutional 신경망(CNN)과 초전도 게이지 디코더(QULATIS 유사)를 조합한 하이브리드 디코딩 아키텍처를 제안한다.
• 전력 소비를 최소화하기 위해 저항성 병렬 플럭션론 논리(SFQ)와 ERSFQ 회로를 사용하여 신경 처리 장치(NPU)를 실현하며, 4K 및 밀리켈빈 온도에서의 작동을 목표로 한다.
• 이진화된 신경망의 XNOR 기반 연산을 통해 계산 복잡도와 전력 소비를 극적으로 감소시켜 16 GHz 클럭 주파수에서 고속 인fer런스를 가능하게 한다.
• 논리 큐비트당 (2d−1)²개의 NPU를 평행화하여 설계하여 1 µs 이내에 15,840(2d−1)²회의 곱셈 연산을 수행함으로써 실시간 디코딩을 보장한다.
• NPU의 전력 소비를 평가하기 위해 SPICE 수준의 시뮬레이션을 수행하여, NPU당 0.742 µW, 신경망 구성 요소당 논리 큐비트당 214.6 µW로 추정한다.
• QECOOL 유닛(논리 큐비트당 400.3 µW)과 신경망 디코더를 통합하여 총 디코더 전력 소비를 논리 큐비트당 614.9 µW로 계산하였으며, 이는 1 W 4K 전력 예산 이내에 해당한다.

실험 결과

연구 질문

• RQ1 이진화된 신경망이 초전도 디지털 회로와 효과적으로 통합되어 냉각 환경에서의 표면 코드 디코딩을 위해 저전력·고속으로 작동할 수 있는가?
• RQ2 제안된 NEO-QEC 디코더는 저지연과 저전력 소비를 유지하면서도 기존 게이지 디코더보다 얼마나 더 높은 정확도를 달성하는가?
• RQ3 실제 노이즈 모델 하에서 단일 논리 큐비트 보호와 레이저 수술에 대해 NEO-QEC 디코더가 달성할 수 있는 논리 오류 임계값은 얼마인가?
• RQ4 SFQ 기반 NPU의 전력 효율성은 1 W 전력 예산을 가진 4K 냉각기에서 디코더의 확장성을 어떻게 가능하게 하는가?
• RQ5 신경망 기반 디코더는 실제 초전도 큐비트에서 관찰되는 비균일하고 편향된 노이즈 특성을 처리할 수 있으며, 기존 디코더와 비교해 어떤가?

주요 결과

• NEO-QEC 디코더는 분해화 노이즈 모델 하에서 단일 논리 큐비트 보호에 대해 2.5%의 논리 오류 임계값을 달성하여 최적의 MWPM 디코더 성능에 근접한다.
• 레이저 수술 작업에서는 1.0%의 임계값을 달성하여 모듈러 양자 계산에 필수적인 복잡한 다중 큐비트 연산에서도 뛰어난 강건성을 입증한다.
• 디코더의 총 전력 소비는 논리 큐비트당 614.9 µW이며, 이는 신경망 구성 요소에서 214.6 µW, QECOOL 유닛에서 400.3 µW가 소모되어 1 W 4K 전력 예산 이내에 해당한다.
• NPU는 16 GHz에서 작동하며, NPU당 0.742 µW의 전력 소비를 기록하여 코드 거리까지 13인 경우 1 µs당 15,840(2d−1)²회의 곱셈 연산을 실시간으로 처리할 수 있다.
• 이 아키텍처는 실질적인 하드웨어 제약 조건 하에서 단일 4K 냉각기 내 약 1,626개의 논리 큐비트까지 지원할 수 있어 강력한 확장 가능성 잠재력을 보여준다.
• 이진화된 CNN은 초저전력 작동을 가능하게 하면서도 정확도 저하가 중간 정도에 그쳐, 대규모 양자 프로세서에서 현장 내 냉각기 내 디코딩에 적합하다.