[논문 리뷰] On Atomic Registers and Randomized Consensus in M&M Systems

Vassos Hadzilacos, Xing Hu외 1명|arXiv (Cornell University)|2019. 06. 01.

Distributed systems and fault tolerance참고 문헌 26인용 수 4

한 줄 요약

이 논문은 메시지 및 메모리(m&m) 시스템에서 원자적 단일 쓰기자 다수 읽기(SWMR) 레지스터와 랜덤화된 공감을 최적화하여 구현하는 알고리즘을 제안한다. m&m 시스템은 메시지 전달과 공유 메모리(예: RDMA)를 결합한다. 이 논문은 이러한 알고리즘의 장애 내성 능력이 공유 메모리 그래프의 구조에 따라 달라지며, m개의 프로세스 장애를 견딜 수 있도록 m개의 RDMA 연결이 필요하고 충분하다는 것을 입증한다. 이는 순수한 메시지 전달 시스템에서의 고전적 결과를 일반화한 것이다.

ABSTRACT

Motivated by recent distributed systems technology, Aguilera et al. introduced a hybrid model of distributed computing, called message-and-memory model or m&m model for short [1]. In this model, processes can communicate by message passing and also by accessing some shared memory (e.g., through some RDMA connections). We first consider the basic problem of implementing an atomic single-writer multi-reader (SWMR) register shared by all the processes in m&m systems. Specifically, we give an algorithm that implements such a register in m&m systems and show that it is optimal in the number of process crashes that it can tolerate. This generalizes the well-known implementation of an atomic SWMR register in a pure message-passing system [5]. We then combine our register implementation for m&m systems with the well-known randomized consensus algorithm of Aspnes and Herlihy [4], and obtain a randomized consensus algorithm for m&m systems that is also optimal in the number of process crashes that it can tolerate. Finally, we determine the minimum number of RDMA connections that is sufficient to implement a SWMR register, or solve randomized consensus, in an m&m system with t process crashes, for any given t.

연구 동기 및 목표

• 최대한의 프로세스 장애를 견딜 수 있도록 m&m 시스템에서 원자적 SWMR 레지스터를 최적화하여 구현하는 것.
• 공유 메모리 기반 RDMA를 활용하여 m&m 시스템으로 랜덤화된 공감 알고리즘을 확장하고 최적의 장애 내성을 확보하는 것.
• 균일한 m&m 시스템에서 원하는 모든 장애 내성을 달성하기 위해 필요한 최소한의 RDMA 연결 수를 결정하는 것.
• 공유 메모리 그래프의 구조적 특성에 따라 장애 내성을 기술함으로써, 각 프로세스의 연결 수가 제한된 환경에서도 효율적인 시스템 설계를 가능하게 하는 것.

제안 방법

• 순수한 메시지 전달 시스템에서의 ABD 알고리즘을 일반화하여 m&m 시스템에서 원자적 SWMR 레지스터를 구현하는 새로운 알고리즘을 제안한다.
• 공유 메모리 그래프 G를 사용하여 RDMA 연결을 모델링하며, 정점은 프로세스이고 간선은 공유 메모리 접근을 나타낸다.
• Aspnes와 Herlihy의 랜덤화된 공감 알고리즘을 적용하되, 원자적 레지스터 대신 제안된 m&m 레지스터 구현을 사용한다.
• 그래프 이론적 분석을 통해 장애 내성 한계를 증명하며, 특히 그래프 G의 제곱 G²과 연결성 성질에 중점을 둔다.
• G 내의 서로소 노드 집합과 그 이웃 집합의 교차를 분석하여 장애 내성에 필요한 필수 조건과 충분 조건을 도출한다.
• 모순을 통한 최적성 증명: m&m 모델 하에서 유도된 장애 내성 한계를 초과하는 것은 불가능함을 보여준다.

실험 결과

연구 질문

• RQ1 m&m 시스템에서 원자적 SWMR 레지스터를 구현할 때 최대로 견딜 수 있는 프로세스 장애 수는 얼마인가?
• RQ2 공유 메모리와 메시지 전달을 조합함으로써 m&m 시스템에서 최적의 장애 내성을 갖는 랜덤화된 공감을 해결할 수 있는가?
• RQ3 균일한 m&m 시스템에서 m-장애 내성을 달성하기 위해 필요한 최소한의 RDMA 연결 수는 얼마인가?
• RQ4 공유 메모리 그래프 G의 구조는 레지스터 및 공감 구현의 장애 내성에 어떤 영향을 미치는가?
• RQ5 제한된 차수의 그래프(예: 각 프로세스의 RDMA 연결 수가 제한된 경우)를 갖는 m&m 시스템은 순수한 메시지 전달 시스템보다 더 높은 장애 내성을 달성할 수 있는가?

주요 결과

• 공유 메모리 그래프 G를 갖는 모든 m&m 시스템에서, 견딜 수 있는 최대 장애 수 t_G는 그래프의 구조, 특히 G²의 연결성에 의해 결정된다.
• m개의 RDMA 연결을 갖는 m&m 시스템은 최대 m개의 프로세스 장애를 견딜 수 있으며, 이는 최적의 장애 내성을 확보하기 위해 필수적이고 충분하다.
• 스타 그래프 구조는 최소한의 연결 수로 최적의 장애 내성을 달성한다. 중심 노드가 나머지 모든 노드와 연결되어 있으며, 이 경우 t_G = n-1의 내성을 확보할 수 있다.
• k=2일 때, 순환 기반 그래프는 t_G = ⌈n/2⌉ + 1의 장애 내성을 달성하며, 순수한 메시지 전달 시스템을 능가한다.
• RDMA 연결이 전혀 없는 경우 장애 내성은 ⌈n/2⌉ - 1개의 장애로 제한되지만, m > ⌈n/2⌉ - 1개의 연결이 있으면 이 한계를 초월할 수 있다.
• 특정 Aspnes-Herlihy 알고리즘의 성질 덕분에, 일반 레지스터를 사용하더라도 강력한 적대자 환경 하에서도 제안된 공감 알고리즘이 정확하게 동작한다.