[논문 리뷰] On the CNOT-cost of TOFFOLI gates

Vivek Shende, Igor L. Markov|arXiv (Cornell University)|2008. 03. 15.

Advancements in Semiconductor Devices and Circuit Design인용 수 8

한 줄 요약

이 논문은 보조 큐비트 없이 n-큐비트 Toffoli 게이트를 구현하는 양자 회로가 최소 2n개의 CNOT 게이트를 필요로 함을 보여줌으로써 Toffoli 게이트의 CNOT 비용 최적성을 증명한다. 특히, 세 큐비트의 경우 정확히 여섯 개의 CNOT 게이트가 필요하며, 이는 문헌에서 알려진 분해와 일치한다. 증명은 Cartan 분해, 특히 코사인- sinus 및 디멀티플렉싱 분해를 사용하여 회로 제약 조건을 유도하고, 이러한 형태의 표준성(-canonicity)을 활용해 CZ 수를 세는 기법을 통해 CNOT 수를 근사한다.

ABSTRACT

The three-input TOFFOLI gate is the workhorse of circuit synthesis for classical logic operations on quantum data, e.g., reversible arithmetic circuits. In physical implementations, however, TOFFOLI gates are decomposed into six CNOT gates and several one-qubit gates. Though this decomposition has been known for at least 10 years, we provide here the first demonstration of its CNOT-optimality. We study three-qubit circuits which contain less than six CNOT gates and implement a block-diagonal operator, then show that they implicitly describe the cosine-sine decomposition of a related operator. Leveraging the canonicity of such decompositions to limit one-qubit gates appearing in respective circuits, we prove that the n-qubit analogue of the TOFFOLI requires at least 2n CNOT gates. Additionally, our results offer a complete classification of three-qubit diagonal operators by their CNOT-cost, which holds even if ancilla qubits are available.

연구 동기 및 목표

• 보조 큐비트 없이 n-큐비트 Toffoli 게이트를 양자 회로로 구현하기 위해 필요한 CNOT 게이트의 최소 수를 규명하는 것.
• 세 큐비트 Toffoli 게이트의 표준 6개의 CNOT 분해가 CNOT 수 측면에서 최적이 되는지 증명하는 것.
• Cartan 분해의 표준성과 이를 활용한 CNOT 수 세기 프레임워크를 개발하여 소규모 양자 회로의 CNOT 수를 분석하는 것.
• 보조 큐비트가 이용 가능한 경우조차도 세 큐비트 대각 행렬 연산자의 CNOT 비용을 완전히 분류하는 것.
• 보조 큐비트가 있는 경우로의 분석 확장 및 해당 조건 하에서 CCZ 및 Peres 게이트의 CNOT 비용을 규명하는 것.

제안 방법

• 양자 회로의 일반화된 특이값 분해를 위해 SU(2^n)에서 KAK(Cartan) 분해를 사용함.
• 코사인-사인 분해 및 디멀티플렉싱 분해를 적용하여 회로 구조 및 게이트 배치에 대한 제약 조건을 도출함.
• Cartan 분해의 표준성(-canonicity)을 활용하여 1큐비트 게이트의 수를 제한하고, 회로 구조 탐색 공간을 축소함.
• 큐비트 국소적 CZ 수를 도입하고, 디멀티플렉싱 분해에서 유도된 스펙트럼 불변량을 활용하여 CNOT 수의 하한을 도출함.
• 회로 식의 행렬 원소 분석을 통해 게이트 제약 조건을 유도하고, 이는 이전의 두 큐비트 결과를 n-큐비트 시스템으로 일반화함.
• 보조 정리 13을 사용하여 비대칭 1큐비트 게이트를 제거하고, 중요한 CNOT 게이트 의존성 구조를 분리함.

실험 결과

연구 질문

• RQ1 보조 큐비트 없이 n-큐비트 Toffoli 게이트를 구현하기 위해 필요한 CNOT 게이트의 최소 수는 얼마인가?
• RQ2 세 큐비트 Toffoli 게이트의 6개의 CNOT 분해가 CNOT 수 측면에서 최적이 되는가?
• RQ3 보조 큐비트가 이용 가능한 경우조차도 세 큐비트 대각 행렬 연산자의 CNOT 비용을 완전히 분류할 수 있는가?
• RQ4 특히 코사인-사인 및 디멀티플렉싱 분해를 포함한 Cartan 분해가 양자 회로에서 엄밀한 CNOT 수 세기 기법을 어떻게 가능하게 하는가?
• RQ5 보조 큐비트가 허용될 경우, 제어-제어-Z(CCZ) 및 Peres 게이트의 CNOT 비용은 얼마인가?

주요 결과

• 보조 큐비트 없이 n-큐비트 Toffoli 게이트는 최소 2n개의 CNOT 게이트를 필요로 하며, 이는 날카운 하한을 제공함.
• 세 큐비트 Toffoli 게이트의 경우 CNOT 비용은 정확히 여섯 개이며, 이 하한은 보조 큐비트가 이용 가능한 경우에도 유지됨.
• 보조 큐비트가 있는 경우 CCZ 게이트의 CNOT 비용은 여섯 개이며, Peres 게이트의 CNOT 비용은 다섯 개임을 규명함.
• 분석을 통해 보조 큐비트가 존재하더라도 세 큐비트 대각 행렬 연산자의 CNOT 비용에 대한 완전한 분류가 가능함.
• 표준 6개의 CNOT 분해가 Toffoli 게이트의 CNOT 최적성을 입증함으로써, Nielsen과 Chuang의 교재에서 제기된 열린 문제를 해결함.
• 이 방법은 큐비트 국소적 CZ 수를 세는 것과 Cartan 분해의 표준성의 조합을 통해 일반적인 n-큐비트 연산자에 대해 선형 하한을 제공하는 엄밀한 CNOT 수 세기 기법을 확립함.