[논문 리뷰] One nanometer HfO$_2$-based ferroelectric tunnel junctions on silicon

Suraj Cheema, Nirmaan Shanker외 5명|arXiv (Cornell University)|2020. 07. 13.

Ferroelectric and Negative Capacitance Devices참고 문헌 34인용 수 5

한 줄 요약

이 논문은 실리콘 기반에 원자층증착으로 성장시킨 1 nm 두께의 지르코늄 도핑된 헤팍스이온산화물(Zr-doped HfO₂) 장벽을 갖는 페로일렉트릭 터널 저항구조(FTJs)를 제시하며, 낮은 읽기 전압에서 기록적인 19,000%의 터널 전기저항과 1 A cm⁻²를 초과하는 높은 온 상태 전류 밀도를 달성한다. 초박막이며 CMOS 공정과 호환되는 페로일렉트릭 장벽은 동시에 높은 전기저항과 큰 터널 전류를 가능하게 하여, 초미세 스케일 비揮성 메모리 응용을 위한 HfO₂ 기반 FTJ의 스케일링에서 핵심적인 한계를 극복한다.

ABSTRACT

In ferroelectric materials, spontaneous symmetry breaking leads to a switchable electric polarization, which offers significant promise for nonvolatile memories. In particular, ferroelectric tunnel junctions (FTJs) have emerged as a new resistive switching memory which exploit polarization-dependent tunnel current across a thin ferroelectric barrier. Here we demonstrate FTJs with CMOS-compatible Zr-doped HfO$_2$ (Zr:HfO$_2$) ferroelectric barriers of just 1 nm thickness, grown by atomic layer deposition on silicon. These 1 nm Zr:HfO$_2$ tunnel junctions exhibit large polarization-driven electroresistance (19000$\%$), the largest value reported for HfO$_2$-based FTJs. In addition, due to just a 1 nm ferroelectric barrier, these junctions provide large tunnel current (> 1 A/cm$^2$) at low read voltage, orders of magnitude larger than reported thicker HfO$_2$-based FTJs. Therefore, our proof-of-principle demonstration provides an approach to simultaneously overcome three major drawbacks of prototypical FTJs: a Si-compatible ultrathin ferroelectric, large electroresistance, and large read current for high-speed operation.

연구 동기 및 목표

• 기존의 HfO₂ 기반 페로일렉트릭 터널 저항구조(FTJs)에서 초박막 장벽 두께에서 발생하는 부족한 전기저항과 낮은 터널 전류 등의 한계를 극복하기 위해.
• CMOS 공정에 적합한 초박막 페로일렉트릭 장벽을 실리콘 기반에 유지하면서도 1 nm 스케일에서 강력한 페로일렉트릭 성질을 유지도하기 위해.
• 고속·저전력 메모리 동작을 위해 동시에 큰 터널 전기저항(터널 전기저항, TER)과 높은 온 상태 전류 밀도를 달성하기 위해.
• 실제 운영 조건에서의 내구성 및 유지성 테스트를 통해 1 nm Zr:HfO₂ FTJ의 신뢰성을 검증하기 위해.

제안 방법

• 실리콘 기반에 1 nm 두께의 지르코늄 도핑된 헤팍스이온산화물(Zr:HfO₂) 페로일렉트릭 장벽을 원자층증착(atomic layer deposition, ALD)을 이용해 성장시켰으며, 1 nm 두께의 열산화실리콘(SiO₂) 버퍼층과 50 nm 두께의 tungsten(W) 캡핑층을 포함하였다.
• W 캡핑층 하에서 500 °C에서 후처리 열처리를 실시하여 구속 응력에 의해 페로일렉트릭 삼주기상태(Pca2₁)를 안정화시켰다.
• 동기광선 X선 반사도 측정(XRR), 경사입사 회절(GID), 및 역공간 맵핑을 통해 Zr:HfO₂의 초박막, 고도로 정렬된, 극성 있는 삼주기상태를 확인하였다.
• 피에조반응력 현미경(PFM) 스위칭 스펙트로스코피를 통해 180° 극성 히스테리시스를 확인하여 1 nm 필름 내 페로일렉트릭 성질을 입증하였다.
• 스테이플스 형태의 쓰기 및 고정된 읽기 파형을 사용한 펄스 I-V 측정을 통해 극성에 의존하는 터널링 거동를 특성화하였다.
• 터널 전기저항(terameter resistance, TER)은 (J_on - J_off)/J_off × 100%로 정량화되었으며, J_on 및 J_off는 낮은 읽기 전압(예: 200 mV)에서 측정되었다.

실험 결과

연구 질문

• RQ1 CMOS 호환 공정을 사용하여 실리콘 기반에 1 nm 두께의 Zr:HfO₂ 필름에서 페로일렉트릭 성질을 안정화시킬 수 있는가?
• RQ2 1 nm 두께의 HfO₂ 기반 FTJ에서 얻을 수 있는 최대 터널 전기저항(터널 전기저항, TER)은 얼마이며, 두꺼운 필름 또는 퍼보스카이트 기반 대안과 비교해 볼 때 어떻게 다를까?
• RQ3 1 nm 두께의 HfO₂ 기반 FTJ에서 낮은 읽기 전압에서 높은 터널 전류 밀도(>1 A cm⁻²)를 달성할 수 있는가? 이는 고속·저전력 동작을 가능하게 하는가?
• RQ4 반복적인 스위칭과 장기간 저장 조건에서 1 nm Zr:HfO₂ FTJ의 내구성 및 유지성 성능은 어떻게 스케일링되는가?

주요 결과

• 1 nm 두께의 Zr:HfO₂ 페로일렉트릭 터널 저항구조는 HfO₂ 기반 FTJ 중 기록적인 19,000%의 터널 전기저항(terameter resistance, TER)을 나타내며, 이는 가장 높은 수준의 성능이다.
• 200 mV의 읽기 전압에서 온 상태 전류 밀도가 1 A cm⁻²를 초과하여 이전에 보고된 두꺼운 HfO₂ 기반 FTJ 대비 약 10배 이상 증가한 것으로 나타났다.
• 약 150 mV의 읽기 전압에서 최대 ON/OFF 도전도 비율 190을 달성하여 강력한 극성에 의존하는 터널링을 확인하였다.
• 내구성 테스트 결과 ±2.8 V/−2.5 V 전압에서 1,000회 쓰기 사이클 동안 안정적인 10× ON/OFF 도전도 비율이 유지되어 우수한 스위칭 안정성을 입증하였다.
• 유지성 측정 결과 기록적인 TER 창이 최대 10⁴초 동안 유지됨을 확인하였으며, 이는 이전의 1 nm Zr:HfO₂ PFM 유지성 결과와 일치한다.
• 1 nm Zr:HfO₂ FTJ는 실리콘 기반의 모든 이전에 보고된 HfO₂ 기반 FTJ뿐 아니라 에피택셜 퍼보스카이트 기반 FTJ와 비교해도 터널 전기저항과 전류 밀도의 조합에서 뛰어난 성능을 보였다.