[논문 리뷰] Overview of Studies on the SPIROC Chip Characterisation

R. Fabbri, B. Lutz외 1명|ArXiv.org|2009. 11. 08.

Particle Detector Development and Performance참고 문헌 2인용 수 4

한 줄 요약

이 논문은 국제 선형 충돌기의 아날로그 하드론 캘로리미터에서 SiPM 신호를 읽기 위한 36채널 이중 이득 프론트엔드 칩인 SPIROC 1B ASIC의 종합적 특성 분석을 제시한다. 실험은 반-MIP 임계값에서 100% 트리거 효율을 달성할 수 있음을 입증하였으며, 시간 이슬픔(sub-3 ns)과 지터(sub-1 ns)는 매우 낮은 수준을 유지하였다. 동시에 노이즈 기여 요소와 비이상적 특성, 예를 들어 트랙 앤 홀드 스위치로 인한 신호 피크 시간 왜곡도 규명하였다.

ABSTRACT

This note reports the results of extensive measurements of the SPIROC ASIC charaterisation. This chip is forseen to be used in the next generation of the Analogue Hadronic Calorimeter (AHCAL) prototype for the International Linear Collider.

연구 동기 및 목표

• 실제 시험 비드 조건에서 SiPM 신호를 처리하는 데 있어 SPIROC 1B ASIC의 성능 평가.
• ILC에서 고정밀 캘로리미터에 사용하기 위한 ASIC의 동적 범위, 노이즈 및 선형성 평가.
• 신호 피크 시간 왜곡 및 교차 캐리어 효과와 같은 비이상적 행동의 규명 및 정량화.
• 물리 데이터 수집을 위한 저시간 이슬픔과 지터를 갖춘 자동 트리거 작동의 타당성 검증.
• 피드백 수준 및 고전압 설정의 채널 간 비균일성 보정을 위한 校정 및 보정 방법 확보.

제안 방법

• 펄스 발생기, 커플링 네트워크(100 pF 커패시터 및 50 Ω 저항)를 사용하여 DESY에서 체계적인 전기적 특성 측정을 수행하고, 신호를 SPIROC 입력 채널에 주입.
• 오실로스코프(300 MHz, 2.5 GS/s) 및 외부 ADC(CAEN V785N)를 통해 VME 크레이트와 리눅스 기반 데이터 수집 시스템을 통해 노이즈, 피드백 균일성 및 신호 응답 측정.
• 윈도우에서 LabWindows/CVI 인터페이스를 사용하여 USB를 통한 칩 제어를 수행하고, 쉘 스크립트를 활용한 자동 스캔 수행.
• 노이즈 측정 동안 신호 정합성을 향상시키기 위해 특수 버퍼 증폭기를 도입.
• 다양한 성형 시간(25–175 ns), 피드백 커패시턴스(100–400 fF), 이득 설정(3–100 mV/pC) 조건에서 측정 수행.
• 캘리브레이션된 DAC 임계값 및 광전자 등가 신호 수준을 사용하여 트리거 효율, 시간 이슬픔, 지터 및 피드백 분산 분석.

실험 결과

연구 질문

• RQ1 실제 SiPM 신호 조건 하에서 반-MIP 임계값에서 SPIROC 1B ASIC이 100% 트리거 효율을 달성할 수 있는가?
• RQ2 트랙 앤 홀드 스위치가 ASIC 전체 전자 노이즈에 기여하는 정도는 어떠한가?
• RQ3 주입된 전하량에 따라 신호 피크 시간은 어떻게 변화하는가? 이러한 비선형성의 원인은 무엇인가?
• RQ4 채널 간 피드백 수준과 고전압 설정의 비균일성 정도는 어느 정도이며, 보정이 가능한가?
• RQ5 SiPM 신호에 대해 다양한 피드백 커패시턴스 및 이득 설정에서 ASIC의 동적 범위는 어떻게 되는가?

주요 결과

• SPIROC 1B ASIC는 반-MIP 임계값 이상의 신호에서 100% 트리거 효율을 달성하였으며, 시간 이슬픔은 3 ns 이하, 지터는 1 ns 이하로 매우 낮은 수준을 기록하였다.
• 일반적으로 전자 노이즈는 1 mV 이내였지만, 트랙 앤 홀드 스위치 작동 시 약 100% 증가하였다.
• 주입된 전하량이 증가함에 따라 신호 피크 시간이 증가하는 것으로 나타나, 트랙 앤 홀드 스위치의 비이상적 행동이 확인되었으며, 향후 ASIC 버전에서 보정을 위한 연구 중이다.
• 36채널 간 피드백 균일성은 2 mV의 분산을 보였고, 교차 캐리어 효과는 1–33 mips(40 pC) 범위에서 ±0.5 mV 이내였다.
• HV DAC 校정 결과, 평균 채널 간 차이는 100 mV였으며 최대 편차는 200 mV까지 발생했지만, 비선형성은 체계적이며 보정 가능한 것으로 확인되었다.
• 고이득에서 저이득 경로 간 커플링은 고이득 증폭 설정에 따라 최대 10%의 의존성을 보였으며, 校정 또는 설계 개선이 필요함을 시사한다.