[논문 리뷰] Parity Quantum Optimization: Benchmarks

Michael Fellner, Kilian Ender외 2명|arXiv (Cornell University)|2021. 05. 13.

Quantum Computing Algorithms and Architecture인용 수 5

한 줄 요약

이 논문은 근접된 양자 장치의 최근접 이웃 연결성을 가진 2D 정사각형 격자 양자 장치에서 QAOA 사이클을 구현하는 데 필요한 CNOT 게이트 수를 크게 줄이는 파리티 양자 최적화 아키텍처를 벤치마킹한다. 이 방법은 고차원 이징 해밀토니안을 파리티 인코딩된 제약 조건을 사용해 물리적 큐비트 공간에 매핑함으로써, 특히 큰 시스템 크기와 네이티브 4체 상호작용 커플러를 사용할 경우 표준 게이트 모델 컴파일러 대비 최대 6배의 CNOT 게이트 감소를 달성한다.

ABSTRACT

We present benchmarks of the parity transformation for the Quantum Approximate Optimization Algorithm (QAOA). We analyse the gate resources required to implement a single QAOA cycle for real-world scenarios. In particular, we consider random spin models with higher order terms, as well as the problems of predicting financial crashes and finding the ground states of electronic structure Hamiltonians. For the spin models studied our findings imply a significant advantage of the parity mapping compared to the standard gate model. In combination with full parallelizability of gates this has the potential to boost the race for demonstrating quantum advantage.

연구 동기 및 목표

• 근접된 양자 장치의 최근접 이웃 연결성을 가진 QAOA에 대해 파리티 양자 아키텍처의 게이트 자원 효율성을 평가하기 위해.
• 실세계 최적화 문제에 대해 표준 게이트 모델 컴파일러와 비교하여 파리티 매핑의 CNOT 게이트 수를 평가하기 위해.
• 네이티브 4체 상호작용 커플러가 파리티 아키텍처에서 회로 깊이와 게이트 오버헤드를 줄이는 데 미치는 영향을 평가하기 위해.
• 파리티 인코딩된 QAOA 구현에서 큐비트 수와 게이트 효율성 간의 상호 교환 관계를 분석하기 위해.
• 전자 구조 문제와 금융 붕괴 예측 문제에 대해 파리티 매핑을 사용하여 하드웨어 최적화된 벤치마크를 제공하기 위해.

제안 방법

• 파리티 아키텍처는 N체 이징 해밀토니안을 K개의 물리적 큐비트(여기서 K > N)를 사용하여 더 큰 물리적 힐베르트 공간에 매핑함으로써 고차원 상호작용을 직접 인코딩한다.
• 일반화된 폐쇄 순환을 통해 논리적 하이퍼그래프에서 제약 조건을 부과하며, 3체 또는 4체 파울리-Z 항을 사용해 잘못된 구성 상태를 벌칙한다.
• 이 방법은 임의의 차수 최적화 문제를 2D 정사각형 격자 장치에서 국소 상호작용만을 사용해 실행 가능한 형태로 변환하는 파리티 컴파일러를 사용한다.
• 벤치마킹은 CNOT 기반 제약 조건 또는 네이티브 4체 상호작용 커플러를 사용한 경우의 표준 게이트 모델 컴파일링 대비 파리티 매핑의 CNOT 게이트 수를 비교한다.
• 분석에는 전자 구조 해밀토니안의 단순 모델(H₂, LiH)과 금융 붕괴 예측 문제를 포함하며, 시스템 크기를 확장하기 위해 복제 요소 r를 사용한다.
• 회로 깊이는 게이트가 모두 병렬 처리 가능하므로 유지되며, 이는 일정 깊이의 구현을 가능하게 한다.

Figure 1: The number of CNOT gates required in the standard gate model in order to implement a QAOA cycle on a square lattice as a function of the number of interaction terms in the Hamiltonian. We show data for ${N=20}$ and ${N=35}$ to illustrate the different slopes of the linear fit functions. Th

실험 결과

연구 질문

• RQ1 표준 게이트 모델 컴파일링 대비 2D 정사각형 격자 장치에서 단일 QAOA 사이클을 구현하기 위해 필요한 CNOT 게이트 수가 파리티 아키텍처에 의해 감소하는가?
• RQ2 전자 구조 문제에서 파리티 아키텍처가 표준 게이트 모델보다 CNOT 게이트 수 측면에서 더 효율적인 복제 요소 r의 값은 얼마인가?
• RQ3 파리티 아키텍처에서 CNOT 기반 제약 조건 대신 네이티브 4체 커플러를 사용할 경우 게이트 수 감소는 얼마나 더 향상되는가?
• RQ4 파리티 아키텍처의 완전한 병렬 처리 가능성은 근접된 양자 최적화에서 확장성과 오류 내성 향상에 얼마나 기여하는가?
• RQ5 파리티 매핑은 금융 붕괴 예측과 전자 구조 계산과 같은 실세계 문제에 실용적인 이점을 제공할 수 있는가?

주요 결과

• H₂ 분자에 대해 파리티 아키텍처는 복제 요소 r = 5일 때 표준 게이트 모델을 밑도는 CNOT 게이트 수를 기록하며, r가 클수록 비율이 크게 감소한다.
• LiH에 대해선 r = 2일 때부터도 파리티 아키텍처가 표준 모델을 앞서며, 더 작은 시스템에서도 강력한 이점을 보인다.
• CNOT 기반 제약 조건 대신 네이티브 4체 커플러를 사용할 경우, 테스트된 모든 r 값에서 게이트 비율이 1 이하로 떨어지며 일관된 향상이 확인된다.
• 파리티 아키텍처는 표준 컴파일링 대비 CNOT 게이트 수를 최대 6배까지 줄이며, 특히 큰 r 값과 네이티브 4체 게이트를 사용할 경우 두드러진다.
• 파리티 매핑은 게이트의 완전한 병렬 처리 가능성을 통해 일정 깊이의 회로 구현을 가능하게 하여 디코herence와 크로스토크스에 대한 저항력을 향상시킨다.
• 결과적으로 파리티 아키텍처는 NISQ 시대 이후의 확장 가능하고 오류 내성 있는 양자 최적화를 위한 유망한 후보로 보인다.

Figure 2: The average number of CNOT gates added per additional interaction term for different logical system sizes. Note that each data point corresponds to the slope of a linear fit such as in Fig. 1 . The black dashed and dashed-dotted lines represent the worst (6 CNOT gates per constraint) and t