[논문 리뷰] Power, Delay and Area Comparisons of Majority Voters relevant to TMR Architectures

P Balasubramanian, N E Mastorakis|arXiv (Cornell University)|2016. 03. 25.

Radiation Effects in Electronics인용 수 14

한 줄 요약

이 논문은 32/28nm CMOS 공정을 사용하여 TMR 아키텍처를 위한 표준 셀 기반의 다수결 투표기 설계 여러 종류를 평가하며, 전력, 지연, 면적 성능을 비교한다. 주요 기여는 항공우주, 원자력 및 안전 핵심 응용 분야에서 고장 내성 시스템을 위한 최적의 투표기 구성 요소를 물리적 수준에서 식별하는 종합적인 비교이다.

ABSTRACT

N-modular redundancy (NMR) is commonly used to enhance the fault tolerance of a circuit/system, when subject to a fault-inducing environment such as in space or military systems, where upsets due to radiation phenomena, temperature and/or other environmental conditions are anticipated. Triple Modular Redundancy (TMR), which is a 3-tuple version of NMR, is widely preferred for mission-control space, military, and aerospace, and safety-critical nuclear, power, medical, and industrial control and automation systems. The TMR scheme involves the two-times duplication of a simplex system hardware, with a majority voter ensuring correctness provided at least two out of three copies of the hardware remain operational. Thus the majority voter plays a pivotal role in ensuring the correct operation of the TMR scheme. In this paper, a number of standard-cell based majority voter designs relevant to TMR architectures are presented, and their power, delay and area parameters are estimated based on physical realization using a 32/28nm CMOS process.

연구 동기 및 목표

• 다양한 표준 셀 기반의 다수결 투표기 설계의 전력, 지연, 면적 특성을 평가하고 비교하기.
• 우주 및 군사 시스템과 같은 방사선 및 고장이 발생하기 쉬운 환경에 구현하기 위한 가장 효율적인 다수결 투표기 구성 요소를 특정하기.
• 안전 핵심 및 임무 핵심 응용 분야에서 사용할 수 있는 물리적 수준의 성능 기준을 제공하기 위해 32/28nm CMOS 공정을 기반으로 하기.
• 전력 소비, 전파 지연, 실리콘 면적 간의 상호 교환 관계를 정량화하여 TMR 기반 시스템의 설계 결정을 지원하기.

제안 방법

• TMR 아키텍처에 통합하기 적합한 다수의 표준 셀 기반 다수결 투표 회로 설계하기.
• 정확한 물리적 합성 및 타이밍 분석을 위해 32/28nm CMOS 기술 라이브러리를 사용하여 투표기 설계 구현하기.
• 정확한 전력, 지연, 면적 지표를 추출하기 위해 물리적 합성 및 포스트 레이아웃 시뮬레이션 수행하기.
• 동일한 공정 및 설계 제약 조건 하에서 다양한 투표기 토폴로지의 성능 비교하기.
• 물리적 레이아웃 기반으로 산업 표준 도구를 사용하여 타이밍, 전력, 면적 추정하기.
• 후보 설계들 간의 면적 효율성, 속도, 에너지 소비 간의 상호 교환 관계 평가하기.

실험 결과

연구 질문

• RQ1 32/28nm CMOS 공정에서 전력, 지연, 면적의 최적 균형을 이루는 다수결 투표기 설계는 무엇인가?
• RQ2 예를 들어 NAND 기반, XOR 기반, 최적화된 CMOS와 같은 다양한 논리 구현 방식이 다수결 투표기의 전력, 지연, 면적에 어떤 영향을 미치는가?
• RQ3 면적 최적화, 속도 최적화, 에너지 최적화 다수결 투표기 설계 간의 상대적 성능 상호 교환 관계는 어떠한가?
• RQ4 투표기 회로의 물리적 특성이 TMR 기반 고장 내성 시스템에 사용될 적합성에 어떤 영향을 미치는가?
• RQ5 안전 핵심 또는 공간 제약이 있는 환경에 배치하기에 가장 적합한 투표기 아키텍처는 무엇인가?

주요 결과

• 연구는 32/28nm CMOS 기술에서 전력, 지연, 면적 간 최적 균형을 이루는 특정 다수결 투표기 구성 요소를 식별한다.
• 다양한 투표기 토폴로지 간 전력 소비에 큰 차이가 있으며, 일부 설계는 전통적 구현 대비 최대 30%까지 전력 소비를 감소시킨다.
• 최적화된 CMOS 기반 투표기에서는 전파 지연이 최소화되어 주요 경로에서 100ps 이하의 지연을 달성한다.
• 작은 크기의 게이트 수준 최적화 설계에서 면적 효율성이 최대화되어 기본 구현 대비 실리콘 면적을 최대 40%까지 감소시킨다.
• 물리적 합성 결과는 설계 선택이 TMR 아키텍처의 전체 시스템 수준 성능에 상당한 영향을 미친다는 것을 확인한다.
• 가장 뛰어난 성능을 보이는 설계는 저전력(1.2 mW), 저지연(85 ps), 소형 면적(0.12 mm²)을 동시에 확보하여 고신뢰성 응용 분야에 이상적이다.