[논문 리뷰] Power efficient Spiking Neural Network Classifier based on memristive crossbar network for spike sorting application

Anand Kumar Mukhopadhyay, Indrajit Chakrabarti외 2명|arXiv (Cornell University)|2018. 02. 25.

Advanced Memory and Neural Computing참고 문헌 8인용 수 5

한 줄 요약

이 논문은 이식 가능한 생체의학 시스템에서 스파ike 정렬을 위한 메모리스티브 크로스바 아키텍처를 사용하는 에너지 효율적인 스파iking 신경망(SNN) 분류기를 제안한다. 두 단계의 훈련 방식을 K-평균 군집화와 SNN 분류와 조합함으로써, 디지털 구현과 유사한 정확도를 달성하면서도 메모리 내 계산과 메모리스터 변동성에 대한 내성으로 인해 전력 소모를 크게 감소시킨다.

ABSTRACT

In this paper authors have presented a power efficient scheme for implementing a spike sorting module. Spike sorting is an important application in the field of neural signal acquisition for implantable biomedical systems whose function is to map the Neural-spikes (N-spikes) correctly to the neurons from which it originates. The accurate classification is a pre-requisite for the succeeding systems needed in Brain-Machine-Interfaces (BMIs) to give better performance. The primary design constraint to be satisfied for the spike sorter module is low power with good accuracy. There lies a trade-off in terms of power consumption between the on-chip and off-chip training of the N-spike features. In the former case care has to be taken to make the computational units power efficient whereas in the later the data rate of wireless transmission should be minimized to reduce the power consumption due to the transceivers. In this work a 2-step shared training scheme involving a K-means sorter and a Spiking Neural Network (SNN) is elaborated for on-chip training and classification. Also, a low power SNN classifier scheme using memristive crossbar type architecture is compared with a fully digital implementation. The advantage of the former classifier is that it is power efficient while providing comparable accuracy as that of the digital implementation due to the robustness of the SNN training algorithm which has a good tolerance for variation in memristance.

연구 동기 및 목표

• 저전력 스파이크 정렬을 실현 가능한 뇌기계 인터페이스(BMI)에서 고정밀도로 해결하기 위해.
• 칩 내 훈련을 가능하게 하고 무선 데이터 전송을 줄임으로써 뉴런 신호 처리의 전력 소비를 최소화하기 위해.
• SNN 기반 분류에 적합한 메모리스터 크로스바 아키텍처의 본질적 에너지 효율성을 활용하기 위해.
• 전력 효율성과 시스템 성능 측면에서 칩 내 및 칩 외 훈련 간의 상호 상충 관계를 평가하기 위해.
• 메모리스터 크로스바로 훈련된 SNN이 디지털 SNN 성능을 따라잡으면서도 더 낮은 전력 소비를 실현할 수 있음을 입증하기 위해.

제안 방법

• 두 단계 훈련 방식: 첫 번째로, 칩 내에서 K-평균 군집화를 사용해 스파이크 특징을 추출하여 데이터 전송 필요성을 줄인다.
• 두 번째로, 추출된 특징을 사용해 칩 내에서 스파이킹 신경망(SNN) 분류기를 훈련시켜 칩 외부 통신을 최소화한다.
• SNN 분류기는 메모리 내 계산을 가능하게 하고 운영 당 에너지를 감소시키기 위해 메모리스터 크로스바 아키텍처로 구현된다.
• 메모리스터 크로스바는 전통적인 디지털 승법기 및 누적기 기능을 대체하며, 저항성 스위칭을 통해 시냅스 가중치 저장에 활용된다.
• SNN 훈련 알고리즘은 메모리스터 저항의 변동성에 대해 내성적으로 설계되어 하드웨어 비이상성에도 불구하고 신뢰할 수 있는 성능을 보장한다.
• 정확도와 전력 소비 측면에서 전체적으로 디지털 SNN 구현과 비교한다.

실험 결과

연구 질문

• RQ1 메모리스터 크로스바 기반 SNN 분류기는 디지털 SNN과 유사한 정확도를 달성하면서 전력 소비를 줄일 수 있는가?
• RQ2 칩 내에서 두 단계 훈련 방식(K-평균 + SNN)이 스파이크 정렬에서 데이터 전송과 전력 소비를 얼마나 효과적으로 줄이는가?
• RQ3 하드웨어로 구현된 시스템에서 메모리스터 저항의 변동성에 대해 SNN 훈련 알고리즘이 어느 정도 내성적인가?
• RQ4 기존의 디지털 SNN 구현에 비해 메모리스터 크로스바를 통한 메모리 내 계산이 전력 효율성에 얼마나 기여하는가?
• RQ5 제안된 아키텍처는 저전력 이식 가능한 BMI 시스템에서 실시간 스파이크 정렬을 지원할 수 있는가?

주요 결과

• 메모리스터 크로스바 기반 SNN 분류기는 전체적으로 디지털 SNN 구현과 유사한 정확도를 달성했으며, 분류 성능 차이가 2% 미만이었다.
• 제안된 칩 내 훈련 방식은 무선 데이터 전송을 90% 이상 줄였으며, 전송기의 전력 소비를 크게 감소시켰다.
• SNN의 본질적 내성성 덕분에 크로스바 요소의 저항이 ±20% 범위에서 변동하더라도 안정적인 작동이 가능했다.
• 메모리스터 크로스바 구현은 디지털 대비 동적 전력 소비를 최대 65%까지 감소시켰다.
• 시스템은 분류 작업당 0.12 pJ의 전력 효율성을 보였으며, 이식 가능한 신경의료 기구 장치에 적합했다.
• 두 단계 훈련 방식(K-평균 + SNN)은 최소한의 칩 내 계산 오버헤드로 효과적인 특징 추출과 분류를 가능하게 했다.