[논문 리뷰] Power Side Channels in Security ICs: Hardware Countermeasures

Lu Zhang, Luis Vega외 1명|arXiv (Cornell University)|2016. 05. 02.

Cryptographic Implementations and Security참고 문헌 61인용 수 14

한 줄 요약

이 논문은 암호 보안 IC에서 전력 측면채널 공격, 특히 AES 및 RSA 구현에 대한 차등 전력 분석(DPA) 위협에 대비한 하드웨어 대응 조치를 검토한다. 마스킹 논리, DRP, 스위칭 커패시터, 시간 및 진폭 노이즈, RDVFS 등의 논리 스타일 대응 조치를 평가하며, 고장 난 신호, 편향된 난수 생성기, 루팅 불균형과 같은 핵심 취약점을 밝혀내며, 면적, 전력, 복잡도 증가 비용에도 불구하고 보안을 약화시키는 원인을 규명한다.

ABSTRACT

Power side-channel attacks are a very effective cryptanalysis technique that can infer secret keys of security ICs by monitoring the power consumption. Since the emergence of practical attacks in the late 90s, they have been a major threat to many cryptographic-equipped devices including smart cards, encrypted FPGA designs, and mobile phones. Designers and manufacturers of cryptographic devices have in response developed various countermeasures for protection. Attacking methods have also evolved to counteract resistant implementations. This paper reviews foundational power analysis attack techniques and examines a variety of hardware design mitigations. The aim is to highlight exposed vulnerabilities in hardware-based countermeasures for future more secure implementations.

연구 동기 및 목표

• 암호 보안 IC에서 전력 측면채널 공격에 대비한 하드웨어 기반 대응 조치의 효과성과 한계를 분석하는 것.
• 마스킹 논리, DRP, 노이즈 주입 등 널리 채택된 대응 기법에서 특정한 취약점을 규명하고 문서화하는 것.
• DPA에 강건한 하드웨어 설계에서 보안, 면적, 전력, 성능 간의 상호 교환 관계를 평가하는 것.
• 약한 난수 생성기와 신호 처리 공격이 대응 조치를 우회할 수 있는 위험을 부각하는 것.
• 기존 결함을 요약하고 더 강력한 대응 조치를 위한 방향을 제시함으로써 향후 보안 IC 설계를 이끄는 것.

제안 방법

• 논문은 마스킹 논리, DRP(Dual-Rail Precharge), 스위칭 커패시터, 시간 및 진폭 노이즈 주입, RDVFS(Randomized Dynamic Voltage and Frequency Scaling)를 포함한 하드웨어 대응 조치에 대한 종합적 서베이를 수행한다.
• 전력 트레이스는 Vdd 또는 지구 루트 경로의 시리즈 저항을 통해 디지털화된 전압 샘플로 모델링되며, 여러 트레이스 간에 시간 일致성 있는 샘플링이 이루어진다.
• 통계 기법을 사용하여 DPA 취약도를 평가하며, 특히 작은 신호 변동이 중간 계산 상태와 어떻게 상관관계를 가지는지에 초점을 맞춘다.
• 위협 모델링을 통해 대응 조치를 평가하며, 고장 난 신호, 시간적 이상, 비균일한 스위칭 패턴을 통해 여전히 측면채널 누출이 발생할 수 있음을 규명한다.
• 공격 가능성과 방어의 강건성을 평가하기 위해 상관관계 전력 분석(CPA)과 신호 대 잡음비(SNR)와 같은 지표를 활용한다.
• 루팅 불균형, 조기 전파, 편향된 난수 생성기와 같은 설계 수준의 결함이 대응 조치의 효과성에 미치는 영향을 분석한다.

실험 결과

연구 질문

• RQ1 암호 보안 IC에서 차등 전력 분석(DPA)에 대비하기 위해 주로 사용되는 하드웨어 대응 조치는 무엇인가?
• RQ2 고장 난 신호, 편향된 난수 생성기, 루팅 불균형과 같은 취약점이 마스킹 논리 및 DRP 기반 설계의 보안에 어떻게 영향을 미치는가?
• RQ3 시간 및 진폭 노이즈와 같은 노이즈 기반 대응 조치가 고급 신호 처리 공격에 대해 얼마나 효과적인가?
• RQ4 CAD 도구와 검증 플로우의 설계 제약이 안전한 논리 스타일의 실용적 구현을 어떻게 제한하는가?
• RQ5 DPA에 강건한 하드웨어 구현에서 보안, 면적, 전력, 성능 간의 핵심 상호 교환 관계는 무엇인가?

주요 결과

• 마스킹 논리는 게이트가 최종 값이 안정화되기 전에 스위칭하는 고장 난 신호로 인해 취약하며, 이로 인해 일시적인 전력 변동을 통해 정보가 泄露된다.
• 고차수 DPA 공격은 여러 시간 포인트의 샘플을 조합하여 마스킹 효과를 제거할 수 있어, 마스킹 구현의 보안을 약화시킨다.
• 대응 조치에서 사용되는 난수 생성기는 핵심적인 취약점이다. 이 생성기의 편향은 마스킹 및 노이즈 기반 방어의 효과를 크게 감소시킨다.
• DRP 논리는 루팅 불균형과 부가적 커패시턴스로 인해 차등 전력 소비를 유발하여 중간 값이暴露된다.
• 시간 노이즈 대응 조치는 신호 처리 기법을 통해 인위적 왜곡을 감지하고 제거할 수 있어 약화될 수 있으며, 특히 난수 생성기가 편향되어 있을 경우 더욱 심각하다.
• 진폭 노이즈 주입은 유한한 분산 범위로 인해 공격자가 주파수 선택적 기법을 사용해 필터링할 수 있어 고SNR 환경에서는 효과가 떨어진다.