[논문 리뷰] Preliminary Performance Estimations and Benchmark Results for a Software-based Fault-Tolerance Approach aboard Miniaturized Satellite Computers

Christian Fuchs, Todor Stefanov외 2명|arXiv (Cornell University)|2017. 06. 07.

Software Reliability and Analysis Research참고 문헌 1인용 수 3

한 줄 요약

이 논문은 현대 다중프로세서 SoC에서 스레드 수준의 분산 자기검증, FPGA 재구성, 혼합 중요도 기반의 다단계 아키텍처를 조합한 소프트웨어 기반 결함내성 기법을 제안한다. 이는 소형 위성 컴퓨터에 적용되며, 리눅스 기반 C 구현에서 중앙값 기준으로 최선의 경우 9%의 성능 저하와 악성 경우 26%의 성능 저하를 기록하여, 독점 하드웨어 없이도 고성능·저비용의 우주 임무를 실현할 수 있음을 입증한다.

ABSTRACT

Modern embedded technology is a driving factor in satellite miniaturization, contributing to a massive boom in satellite launches and a rapidly evolving new space industry. Miniaturized satellites however suffer from low reliability, as traditional hardware-based fault-tolerance (FT) concepts are ineffective for on-board computers (OBCs) utilizing modern systems-on-a-chip (SoC). Larger satellites therefore continue to rely on proven processors with large feature sizes. Software-based concepts have largely been ignored by the space industry as they were researched only in theory, and have not yet reached the level of maturity necessary for implementation. In related work, we presented the first integral, real-world solution to enable fault-tolerant general-purpose computing with modern multiprocessor-SoCs (MPSoCs) for spaceflight, thereby enabling their use in future high-priority space missions. The presented multi-stage approach consists of three FT stages, combining coarse-grained thread-level distributed self-validation, FPGA reconfiguration, and mixed criticality to assure long-term FT and excellent scalability for both resource constrained and critical high-priority space missions. As part of the ongoing implementation effort towards a hardware prototype, several software implementations were achieved and tested. This document contains an outline of the conducted tests, performance evaluation results, and supplementary information not included in the actual paper. It is being continuously expanded and updated.

연구 동기 및 목표

• 기존 하드웨어 기반 결함내성 기법이 현대의 방사선 민감도가 높은 SoC와 호환되지 않아 발생하는 신뢰성 격차를 해소하기 위해.
• 우주에서 일반 목적 컴퓨팅을 위한 성숙하고 실용적인 소프트웨어 기반 결함내성 솔루션을 개발하여, 업계가 소프트웨어 전용 접근 방식을 회피해 온 역사적 경향을 극복하기 위해.
• 스케일러블하고 완전히 소프트웨어 제어가 가능한 결함내성 프레임워크를 제공함으로써, 고우선순위 우주 임무에서 COTS MPSoC의 사용을 가능하게 하기 위해.
• 하드웨어 배포 이전에 리얼리스트틱한 벤치마킹을 통해 접근 방식의 실현 가능성과 성능 특성을 검증하기 위해.

제안 방법

• 장기적인 신뢰성과 확장성을 확보하기 위해 거시적 스레드 수준의 분산 자기검증, FPGA 재구성, 혼합 중요도를 조합한 삼단계 결함내성 아키텍처.
• 1kHz 스케줄링 주파수를 가진 리눅스 시스템에서 타일 기반 실행을 시뮬레이션하기 위해 사용자 공간 C에서 첫 번째 단계를 POSIX 스레딩과 시스템 콜을 사용해 구현.
• 제임스 웹 우주망원경의 MIRI 기구에서 유래한 실제 과학 응용 프로그램을 사용하여 벤치마킹을 수행하였으며, 1메가픽셀 해상도의 600프레임 데이터를 다양한 후처리 런에 대해 처리.
• 커널 수준 또는 하드웨어 배포 이전에 낙관적인 성능 추정과 정확성 검증을 가능하게 하기 위해 최소 최적화된 C 구현을 사용.
• Xilinx MicroBlaze 코어, AXI 인터커넥트, 그리고 프로그램 메모리와 검증 메모리로 사용되는 片상 BRAM를 활용하여 VCU118 FPGA에 데모 MPSoC를 설계 및 구현.
• GPIO 핀을 통한 외부 감시 및 ChipScope 및 MicroBlaze 디버그 유닛과의 통합을 통해 타일 간 일관성과 일치 여부를 모니터링.

실험 결과

연구 질문

• RQ1 현대 COTS MPSoC 환경에서 소프트웨어 기반 결함내성 기법이 위성 환경에서 허용 가능한 성능 저하를 달성할 수 있는가?
• RQ2 실제 임베디드 응용 프로그램에서 다양한 워크로드(계산 중심 vs. 데이터 중심)에 따라 소프트웨어 기반 결함내성 스택의 성능은 어떻게 변하는가?
• RQ3 사용자 공간 스레드를 사용한 리눅스 시스템에서의 프로토타입 구현이 향후 커널 수준 또는 하드웨어 기반 배포에 대한 신뢰할 수 있는 성능 추정을 제공할 수 있는가?
• RQ4 표준 FPGA 도구와 COTS 구성요소를 사용하여 완전히 소프트웨어 제어가 가능한 비독점적 결함내성 프레임워크를 구현할 수 있는가? 이는 고안된 방사선 강화 프로세서에 대한 의존도를 피할 수 있는가?

주요 결과

• 리눅스에서의 최소 최적화된 C 구현은 보호되지 않은 기준 실행 대비 중앙값 기준 최선의 경우 9%의 성능 저하와 악성 경우 26%의 성능 저하를 보였다.
• 모든 테스트 구성에서 평균적으로 최선의 경우 기준 성능의 95%를 달성했고, 악성 경우 80%를 기록하였다.
• 데이터 중심 워크로드는 계산 중심 워크로드보다 더 우수한 성능를 보였으며, 이는 첫 번째 단계의 논리가 주로 함수 호출, 정수 연산 및 비교 연산에 의해 지배되기 때문이다.
• 커널 수준의 구현에서는 스레드 관리 오버헤드가 크게 감소하여 성능 저하가 크게 향상될 것으로 기대된다.
• 최대 50%의 성능 저하가 발생하더라도, 이 접근 방식은 최신 방사선 강화 프로세서보다 5배 이상의 성능 우수성을 유지할 것이다.
• VCU118에 구현된 프로토타입 MPSoC 설계는 인터커넥트, 검증 메모리, GPIO 기반 감시 기능을 포함한 핵심 아키텍처를 성공적으로 시연하였으며, 보조 자료에서 전체 자원 사용률이 보고되었다.