[논문 리뷰] Probing charge noise in few electron CMOS quantum dots

Cameron Spence, Bruna Cardoso Paz외 15명|arXiv (Cornell University)|2022. 09. 05.

Quantum and electron transport phenomena인용 수 4

한 줄 요약

이 연구는 산업용 공정으로 제작된 300 mm 웨이퍼 기반 CMOS 공정의 실리콘 나노와이어 양자점에서 저주파 수준의 전하 노이즈를 단일 스텝 터널링 읽기 방법을 사용하여 조사하였으며, 양자점 기하학적 구조와 전자 점유수를 제어함으로써 전하 노이즈를 두 개의 주기 범위(1–100 μeV²/Hz)로 조절할 수 있음을 입증하였다. 주요 발견은 전자 수가 증가함에 따라 전하 노이즈가 크게 감소하는 것으로, 이는 소수의 전자 상태에서 스핀 큐비트의 노이즈에 대한 내성을 향상시킬 수 있음을 시사한다.

ABSTRACT

Charge noise is one of the main sources of environmental decoherence for spin qubits in silicon, presenting a major obstacle in the path towards highly scalable and reproducible qubit fabrication. Here we demonstrate in-depth characterization of the charge noise environment experienced by a quantum dot in a CMOS-fabricated silicon nanowire. We probe the charge noise for different quantum dot configurations, finding that it is possible to tune the charge noise over two orders of magnitude, ranging from 1 ueV^2 to 100 ueV^2. In particular, we show that the top interface and the reservoirs are the main sources of charge noise and their effect can be mitigated by controlling the quantum dot extension. Additionally, we demonstrate a novel method for the measurement of the charge noise experienced by a quantum dot in the few electron regime. We measure a comparatively higher charge noise value of 40 ueV^2 at the first electron, and demonstrate that the charge noise is highly dependent on the electron occupancy of the quantum dot.

연구 동기 및 목표

• 산업용 공정에 적합한 공정을 사용해 300 mm 웨이퍼에 제작된 소수의 전자로 구성된 CMOS 양자점에서의 저주파 전하 노이즈를 특성화하는 것.
• 특히 표면 및 리저보아르에서 발생하는 전하 노이즈의 주요 기원을 규명하고, 게이트 제어를 통해 그 조절 가능성을 평가하는 것.
• 단일 전자 수준에서 전하 노이즈의 전력 스펙트럼 밀도를 측정할 수 있는 단순하고 실험적으로 접근 가능한 방법을 개발하고 검증하는 것.
• 스핀 큐비트에 관련된 소수의 전자 상태에서 전자 점유수에 따른 전하 노이즈의 의존성을 조사하는 것.
• 시간 분해 해상도를 가진 전하 검출을 통해 화학적 포텐셜 노이즈와 터널 결합 상수의 변동성을 분리하는 것.

제안 방법

• 전기적 게이트와 전하 검출기를 갖춘 CMOS 공정으로 제작된 실리콘 나노와이어 장치를 사용하여 실시간으로 터널링 사건을 모니터링하였다.
• 단일 스텝 터널링 측정을 통해 시간에 따라 변화하는 전자 점유 동역학을 추출하여 전하 변동의 전력 스펙트럼 밀도(PSD)를 재구성하였다.
• 코울롱 차폐 피크 동안의 전류 변동 시간 도메인 신호에 푸리에 변환을 적용하여 각 게이트 전압에서의 노이즈 PSD를 확보하였다.
• 평균 도통도의 게이트 전압에 대한 도함수(d⟨N⟩/dV_G)를 사용해 측정된 PSD를 재정규화하여 화학적 포텐셜 노이즈를 분리하였다.
• 터널링 속도 추출 결과와 직접적인 전류 변동 측정 결과를 비교하여 일관성을 평가하고, 터널링 결합 상수의 변동 기여도를 식별하였다.
• 다양한 전자 수에서 표면 상단에 고정된 하나의 트랩된 전하(_tls)가 양자점의 화학적 포텐셜에 미치는 영향을 시뮬레이션하여 관측된 경향을 뒷받침하였다.

실험 결과

연구 질문

• RQ1 CMOS 양자점에서의 전하 노이즈 환경은 양자점 기하학적 구조와 전자 점유수에 따라 어떻게 변화하는가?
• RQ2 특히 소수의 전자 상태에서 CMOS 공정의 실리콘 나노와이어 장치에서 전하 노이즈의 주요 기원은 무엇이며, 어떤가?
• RQ3 단순한 단일 스텝 터널링 측정 방법이 단일 전자 수준에서 전하 노이즈의 전력 스펙트럼 밀도를 정확하게 추출할 수 있는가?
• RQ4 양자점 내 전자 수가 증가함에 따라 전하 노이즈의 크기는 어떻게 변화하는가?
• RQ5 양자점의 확장과 터널 장벽을 게이트 제어를 통해 얼마나 효과적으로 전하 노이즈를 감소시킬 수 있는가?

주요 결과

• 소수의 전자 상태에서 전하 노이즈는 첫 번째 전자에서 40 μeV²/Hz로 측정되었으며, 장치 구성에 따라 1에서 100 μeV²/Hz 사이로 변동하였다.
• 주로 양자점의 공간적 확장을 제어하는 게이트 전압 조절을 통해 노이즈 수준을 두 개의 주기 범위로 조절할 수 있었다.
• 상부 표면과 리저보아르가 전하 노이즈의 주요 기원으로 규명되었으며, 개선된 게이트 제어를 통해 그 영향을 감소시킬 수 있었다.
• 전하 노이즈의 전력 스펙트럼 밀도는 전자 수가 증가함에 따라 크게 감소하였으며, N=1에서 약 40 μeV²/Hz에서 N=2에서 약 20 μeV²/Hz로 감소하고, 더 높은 점유수에서는 그 이하로 감소하였다.
• 관측된 노이즈 감소는 변동 요소(예: 표면 트랩)와 전자 웨이브 함수 사이의 거리 증가로 인해 감소한 듀폴드 결합 효과 때문으로 기인되었다.
• 단일 스텝 터널링 방법은 화학적 포텐셜 노이즈와 터널링 결합 상수의 변동성을 성공적으로 분리하였으며, 복잡한 스펙트럼 기법에 비해 더 단순한 대안을 제공하였다.