[논문 리뷰] Probing single electrons across 300 mm spin qubit wafers

Samuel F. Neyens, Otto Zietz외 28명|arXiv (Cornell University)|2023. 07. 10.

Quantum and electron transport phenomena참고 문헌 62인용 수 6

한 줄 요약

이 논문은 1.6 K에서 전체 스핀 큐비트 웨이퍼를 대상으로 고성능, 자동화된 단일 전자 전이 측정을 가능하게 하는 초저온 300 mm 웨이퍼 프로버를 제시한다. 이 방법은 CMOS 호환성 있는 Si/SiGe 이종구조 스핀 큐비트에서 낮은 공정 변동성과 높은 양산성을 입증하여, 고장 내성 양자 컴퓨팅을 위한 확장 가능한 테스팅을 실현한다.

ABSTRACT

Building a fault-tolerant quantum computer will require vast numbers of physical qubits. For qubit technologies based on solid state electronic devices, integrating millions of qubits in a single processor will require device fabrication to reach a scale comparable to that of the modern CMOS industry. Equally importantly, the scale of cryogenic device testing must keep pace to enable efficient device screening and to improve statistical metrics like qubit yield and voltage variation. Spin qubits based on electrons in Si have shown impressive control fidelities but have historically been challenged by yield and process variation. Here we present a testing process using a cryogenic 300 mm wafer prober to collect high-volume data on the performance of hundreds of industry-manufactured spin qubit devices at 1.6 K. This testing method provides fast feedback to enable optimization of the CMOS-compatible fabrication process, leading to high yield and low process variation. Using this system, we automate measurements of the operating point of spin qubits and probe the transitions of single electrons across full wafers. We analyze the random variation in single-electron operating voltages and find that the optimized fabrication process leads to low levels of disorder at the 300 mm scale. Together these results demonstrate the advances that can be achieved through the application of CMOS industry techniques to the fabrication and measurement of spin qubit devices.

연구 동기 및 목표

• CMOS 제조 방식과 유사한 수준의 스케일에서 초저온 웨이퍼 테스팅을 가능하게 하여, 고체 상태 양자 장치의 확장성 문제를 해결한다.
• 산업용 CMOS 호환성 공정 및 테스팅 기법을 적용하여 이전에 지속된 스핀 큐비트 수율 및 공정 변동성 문제를 극복한다.
• 최적화된 공정과 전웨이퍼 테스팅을 통해 300 mm Si/SiGe 이종구조 스핀 큐비트에서 낮은 불순도와 높은 균일성을 달성할 수 있음을 입증한다.
• 전 웨이퍼에 걸쳐 단일 전자 작동 전압에 대한 자동화된 고속 데이터 수집을 가능하게 하여 공정 최적화 및 통계 분석에 기여한다.
• 고성능 초저온 웨이퍼 프로빙과 공정 공정 개선 간 피드백 루프를 구축하여 큐비트 수율을 향상시키고 변동성을 감소시킨다.

제안 방법

• 웨이퍼를 1.6 K로 냉각하고, 프로브 핀을 사용해 웨이퍼에 있는 모든 장치와 동시에 전기적 접촉을 맺기 위해 초저온 300 mm 웨이퍼 프로버를 활용하였다.
• 모든 양자 점을 자동으로 튜닝하기 위해 플런저 게이트 전압을 스윕하여 2차원 전하 안정성 다이어그램을 생성하고, 단일 전자 전이를 식별하였다.
• 신호 처리 파이프라인을 적용: 일차 가우시안 필터링, 최대값 검출, 기울기 및 근접도 기준에 기반한 곡선 세그먼트 군집화를 통해 전이 선을 추출하였다.
• 1e 및 2e 전이 전압을 장벽 게이트 전압 축의 중앙을 가로지르는 전이 선이 위치하는 플런저 게이트 전압으로 정의하였다.
• 1e 전이의 타당성을 검증하기 위해 스캔 윈도우의 왼쪽 끝에서 1e 전이까지의 거리가 일반적인 1e–2e 추가 전압의 두 배 이상이어야 한다는 스캔 마진 기준을 적용하였다.
• 12QD 장치에서 공통 전압 제어의 가능성을 평가하기 위해, n=0e 및 n≥2e 상태의 오분류를 최소화하는 최적의 공통 전압을 도출하였다.

실험 결과

연구 질문

• RQ1 1.6 K에서의 전웨이퍼 초저온 프로빙이 300 mm 웨이퍼 전체에 걸쳐 스핀 큐비트 장치의 고성능, 통계적으로 신뢰할 수 있는 특성 분석을 가능하게 할 수 있는가?
• RQ2 CMOS 호환성 공정을 통해 Si/SiGe 이종구조 스핀 큐비트의 300 mm 스케일에서 공정 변동성과 불순도는 어느 정도 감소하는가?
• RQ3 대규모 수의 양자 점이 한 웨이퍼에 존재할 때 자동화된 단일 전자 전이 측정은 얼마나 신뢰할 수 있는가?
• RQ4 12QD 어레이에서 공통 게이트 전압을 사용하여 얼마나 많은 수의 양자 점이 단일 전자 점유 상태로 신뢰성 있게 튜닝될 수 있는가?
• RQ5 최적화된 공정 공정과 산업 규모의 테스팅 통합이 큐비트 수율을 크게 향상시키고 공정 변동성을 감소시키는 데 기여하는가?

주요 결과

• 초저온 300 mm 웨이퍼 프로버는 웨이퍼를 약 2시간 내로 1.6 K로 냉각하고, 웨이퍼에 있는 모든 장치와 동시에 전기적 접촉을 맺는 데 성공하였다.
• 1e 전이 전압의 98%가 스캔 마진 기준을 충족하여 일반적인 1e–2e 추가 전압의 두 배 이상 거리가 확보되어 진정한 단일 전자 전이로 확인되었다.
• 50 nm 두께의 SiGe 장벽 웨이퍼는 낮은 공정 변동성을 보였으며, 1e–2e 추가 전압의 표준편차는 고정밀도 작동과 일치하는 수준이었다.
• 전압 공유 분석 결과, 12QD 장치의 80–90%의 양자 점이 공통 전압을 통해 단일 전자 점유 상태로 성공적으로 설정되었으며, 이는 공통 제어의 강력한 잠재력을 시사한다.
• 최적화된 공정과 전웨이퍼 초저온 프로빙의 조합으로 전체 웨이퍼에 걸쳐 단일 전자 전이에 대한 자동화된 고속 데이터 수집이 가능해졌다.
• 결과적으로 CMOS 호환성 공정 및 테스팅 인프라는 300 mm 스케일에서 스핀 큐비트에서 낮은 불순도와 높은 수율을 달성할 수 있음을 입증하였으며, 이는 확장 가능한 양자 컴퓨팅을 가능하게 한다.