[논문 리뷰] Proposal For Neuromorphic Hardware Using Spin Devices

Mrigank Sharad, Charles Augustine외 2명|arXiv (Cornell University)|2012. 06. 14.

Advanced Memory and Neural Computing참고 문헌 18인용 수 41

한 줄 요약

이 논문은 인지 계산 및 신호 처리와 같은 다양한 응용 분야에서 최신 CMOS 구현보다 15배에서 300배까지 더 낮은 계산 에너지를 달성하는 초저전력 연산을 위한 새로운 뉴모르픽 하드웨어 아키텍처를 제안한다. 이는 스핀트로닉스 장치—특히 횡방향 스핀 발판과 도메인 월 망원경—를 사용하여 실현된다. CMOS 인터페이싱을 위해 자기터널접합을 활용하고, 장치-회로 공동 시뮬레이션을 적용함으로써 설계는 실현 가능해진다.

ABSTRACT

We present a design-scheme for ultra-low power neuromorphic hardware using emerging spin-devices. We propose device models for 'neuron', based on lateral spin valves and domain wall magnets that can operate at ultra-low terminal voltage of ~20 mV, resulting in small computation energy. Magnetic tunnel junctions are employed for interfacing the spin-neurons with charge-based devices like CMOS, for large-scale networks. Device-circuit co-simulation-framework is used for simulating such hybrid designs, in order to evaluate system-level performance. We present the design of different classes of neuromorphic architectures using the proposed scheme that can be suitable for different applications like, analog-data-sensing, data-conversion, cognitive-computing, associative memory, programmable-logic and analog and digital signal processing. We show that the spin-based neuromorphic designs can achieve 15X-300X lower computation energy for these applications; as compared to state of art CMOS designs.

연구 동기 및 목표

• 인지 및 신호 처리 작업을 위한 초저전력 소비를 달성하는 뉴모르픽 하드웨어 플랫폼을 개발하기 위해.
• 기존 CMOS 기반 뉴모르픽 시스템의 점점 악화되는 에너지 비효율성을 해결하기 위해 새로운 스핀트로닉스 장치를 활용하기 위해.
• 다양한 뉴모르픽 워크로드를 지원할 수 있는 확장 가능하고 하이브리드 스핀-CMOS 아키텍처를 설계하기 위해.
• 스핀 기반 뉴런 장치에서 저전압 작동(약 20 mV)을 가능하게 하여 계산당 에너지를 최소화하기 위해.
• 실세계 뉴모르픽 응용을 위한 장치-회로 공동 시뮬레이션을 통해 시스템 수준 성능을 검증하기 위해.

제안 방법

• 초저전압 작동(~20 mV)을 가능하게 하기 위해 횡방향 스핀 발판과 도메인 월 마그네틱스를 사용하여 스핀트로닉스 뉴런을 설계한다.
• 스핀 기반 뉴런과 전하 기반 CMOS 회로 간의 인터페이스 요소으로 자기터널접합(MTJs)을 활용한다.
• 하이브리드 스핀-CMOS 뉴모르픽 시스템 성능 평가를 위한 장치-회로 공동 시뮬레이션 프레임워크를 개발한다.
• 제안된 스핀 장치를 사용하여 아날로그 센싱, 연상 기억, 신호 처리 등의 다양한 뉴모르픽 시스템 클래스를 아키텍처화한다.
• 스핀 운반 현상과 자기 도메인 동역학을 활용하여 저에너지 방식으로 시냅스 및 뉴런 기능을 실현한다.
• 에너지 효율성과 기능적 다양성을 극대화하기 위해 시뮬레이션을 통해 장치 파rameter와 네트워크 토폴로지를 최적화한다.

실험 결과

연구 질문

• RQ1 횡방향 스핀 발판과 도메인 월 마그네틱스와 같은 스핀트로닉스 장치가 저전력 뉴모르픽 뉴런을 효과적으로 구현하는 데에 적합한가?
• RQ2 자기터널접합이 스핀 기반 뉴런과 기존 CMOS 회로 간의 효율적인 인터페이스를 얼마나 잘 실현할 수 있는가?
• RQ3 스핀 기반 뉴모르픽 시스템은 최신 CMOS 기반 설계 대비 어떤 정도의 에너지 효율성을 달성할 수 있는가?
• RQ4 인지 계산, 신호 처리 등의 다양한 뉴모르픽 시스템 아키텍처가 제안된 스핀 기반 구성 요소로 구축되었을 때 성능는 어떠한가?
• RQ5 장치-회로 공동 시뮬레이션은 하이브리드 스핀-CMOS 뉴모르픽 시스템의 성능과 확장성을 정확하게 예측할 수 있는가?

주요 결과

• 제안된 스핀 기반 뉴모르픽 하드웨어는 다양한 응용 분야에서 최신 CMOS 설계 대비 15배에서 300배까지 더 낮은 계산 에너지를 달성한다.
• 횡방향 스핀 발판과 도메인 월 마그네틱스를 기반으로 한 뉴런 장치는 약 20 mV의 초저전압에서 작동하여 운영당 에너지를 크게 감소시킨다.
• 자기터널접합은 스핀트로닉스 뉴런과 CMOS 회로 간의 신호 인터페이스를 효과적으로 실현하여 기존 전자 시스템과의 호환성을 확보한다.
• 장치-회로 공동 시뮬레이션 프레임워크는 다양한 워크로드에 대한 하이브리드 스핀-CMOS 뉴모르픽 아키텍처의 성능을 성공적으로 검증하였다.
• 이 설계는 아날로그 데이터 센싱, 인지 계산, 연상 기억, 아날로그 및 디지털 신호 처리를 포함한 광범위한 응용을 지원한다.
• 결과적으로 스핀트로닉스 장치가 차세대 초저전력 뉴모르픽 컴퓨팅 시스템을 위한 실현 가능한 후보임을 입증한다.