[논문 리뷰] Proving Linearizability via Branching Bisimulation

Xiaoxiao Yang, Joost-Pieter Katoen외 2명|arXiv (Cornell University)|2016. 09. 24.

Formal Methods in Verification참고 문헌 7인용 수 4

한 줄 요약

이 논문은 분기 이분화(bisimulation)를 사용하여 동시성 데이터 구조의 선형화 가능성과 진행성 성질을 검증하기 위해 복잡도를 크게 감소시키는 몫 상태 공간을 구성하는 방법을 제안한다. 의미적 동치성을 활용함으로써 수동적인 선형화 지점 식별이 필요 없이 자동화되고 확장 가능한 검증이 가능해지며, 13개의 벤치마크 알고리즘에 대한 실험에서 최대 10,000배에 이르는 상태 공간 감소를 달성한다.

ABSTRACT

Linearizability and progress properties are key correctness notions for concurrent objects. However, model checking linearizability has suffered from the PSPACE-hardness of the trace inclusion problem. This paper proposes to exploit branching bisimulation, a fundamental semantic equivalence relation developed for process algebras which can be computed efficiently, in checking these properties. A quotient construction is provided which results in huge state space reductions. We confirm the advantages of the proposed approach on more than a dozen benchmark problems.

연구 동기 및 목표

• 트레이스 포함(trace inclusion)의 PSPACE-난이도로 인해 모델 체킹의 확장성에 한계가 존재하는 문제를 해결하기 위해.
• 동시성 알고리즘에서 선형화 지점을 수동으로 식별하는 데 드는 오류 발생 가능성과 복잡성을 제거하기 위해.
• 비차단(non-blocking) 데이터 구조에서 선형화 가능성과 진행성 성질(예: 락-프리(designation))의 자동 검증을 가능하게 하기 위해.
• 효율적인 검증을 위해 분기 이분화 몫 구성 기반으로 상태 공간을 크게 감소시키기 위해.
• LTL를 포함한 CTL∗의 다음 없는(next-free) 조각에서 표현 가능한 광범위한 성질의 검증을 지원하기 위해.

제안 방법

• 내부 계산 단계를 τ-전이로 추상화한 동시 객체 시스템의 레이블러드 전이 시스템(LTS) 모델을 구성하기 위해.
• 트레이스 정렬(trace refinement)과 진행성 성질을 유지하는 몫 LTS를 계산하기 위해 분기 이분화 등가성을 적용하기 위해.
• 구체적 시스템의 선형화 가능성은 구체적 객체의 몫과 사양 간의 트레이스 정렬과 동치임을 증명하기 위해.
• 진행성 성질(예: 락-프리)이 추상화된 시스템에서 구체적 시스템으로 유지되도록 분기 이분화에 의해 발산에 민감한 분기 이분화를 활용하기 위해.
• 상태 공간을 추가로 감소시키기 위해 몫 구성과 함께 대칭성과 부분순서 감소 기법을 활용하기 위해.
• 버그 탐지용 반례 생성 기능을 갖춘 모델 체킹 도구를 사용하여 검증 과정을 자동화하기 위해.

실험 결과

연구 질문

• RQ1 선형화 지점의 명시적 식별이 필요 없이 분기 이분화를 사용하여 선형화 가능성을 검증할 수 있는가?
• RQ2 분기 이분화는 동시성 데이터 구조 모델의 상태 공간을 어느 정도 감소시킬 수 있는가?
• RQ3 락-프리와 같은 진행성 성질을 구체적 시스템 대신 추상 몫에서 검증할 수 있는가?
• RQ4 해리리-윙 큐 또는 해자 포인터를 사용하는 트리버 스택과 같은 복잡한 비차단 알고리즘에 이 방법이 확장 가능한가?
• RQ5 이 방법은 동시성 데이터 구조에서 알려진 및 이전에 알려지지 않은 버그를 자동으로 탐지할 수 있는가?

주요 결과

• 제안된 방법은 상태 공간 크기를 최대 4개 지수 단위 감소시켰으며, 해자 포인터를 사용하는 트리버 스택에서 가장 큰 감소율(0.01%)을 기록했다.
• 대부분의 알고리즘에서 상태 공간이 2~3개 지수 단위 감소했으며, 더 큰 시스템에서는 더욱 높은 감소율을 보였다.
• 해리리-윙 큐에서 알려진 선형화 가능성 버그를 성공적으로 탐지했고, 수정된 스택 구현에서 락-프리 성질 위반을 새로운 방식으로 발견했다.
• 몫 구성은 트레이스 정렬과 진행성 성질을 유지했으며, 이는 추상 시스템에서 선형화 가능성과 다음 없는 CTL∗ 성질의 정확한 검증을 가능하게 했다.
• 이 방법은 완전히 자동화되고 확장 가능하며, 큐, 스택, 해시 테이블 포함 13개의 비차단 데이터 구조를 처리할 수 있었다.
• 수동 선형화 지점 주석 기반 또는 두 스레드 시스템이나 단순한 데이터 구조에 국한되는 이전 방법들보다 성능이 뛰어났다.