[논문 리뷰] QCD on the Cell Broadband Engine

Francesco Belletti, Gianfranco Bilardi외 17명|ArXiv.org|2007. 10. 12.

Advanced Data Storage Technologies인용 수 15

한 줄 요약

이 논문은 라티스 양성핵역학(QCD) 시뮬레이션을 위한 고성능 계산 플랫폼으로서 IBM의 향상된 셀 브로드밴드 엔진(BE)을 평가한다. 성능 모델을 수립하고 데이터 이동 및 부동소수점 커널을 벤치마킹하여, 최적화된 데이터 레이아웃과 맞춤형 네트워크 코프로세서를 사용할 경우 최대 부동소수점 처리량의 20% 이상을 지속적으로 달성할 수 있음을 보여주며, 이는 향후 세대 QCD 기계의 실현 가능 후보임을 시사한다.

ABSTRACT

We evaluate IBM's Enhanced Cell Broadband Engine (BE) as a possible building block of a new generation of lattice QCD machines. The Enhanced Cell BE will provide full support of double-precision floating-point arithmetics, including IEEE-compliant rounding. We have developed a performance model and applied it to relevant lattice QCD kernels. The performance estimates are supported by micro- and application-benchmarks that have been obtained on currently available Cell BE-based computers, such as IBM QS20 blades and PlayStation 3. The results are encouraging and show that this processor is an interesting option for lattice QCD applications. For a massively parallel machine on the basis of the Cell BE, an application-optimized network needs to be developed.

연구 동기 및 목표

• 향후 세대 라티스 QCD 기계의 계산 노드로 IBM의 향상된 셀 브로드밴드 엔진(BE)을 평가하기 위해.
• 셀 BE에서 라티스 QCD 커널의 핵심 작업에 대한 실행 시간을 정확하게 예측할 수 있는 성능 모델을 개발하기 위해.
• 기존 셀 BE 시스템(예: IBM QS20, 플레이스테이션 3)에서 데이터 이동 및 부동소수점 연산을 벤치마킹하여 모델을 검증하기 위해.
• 특히 메모리 액세스 및 프로세서 간 통신에서의 성능 저하 요인을 규명하기 위해.
• 셀 BE 기반 클러스터에서 확장 가능하고 저지연 시간 통신을 가능하게 하는 맞춤형 네트워크 코프로세서를 제안하기 위해.

제안 방법

• 정밀한 성능 모델을 사용하여 실행 시간을 $ T_i \simeq I_i / \beta_i + \mathcal{O}(\lambda_i) $ 로 추정하며, 여기서 $ I_i $ 는 데이터 크기, $ \beta_i $ 는 대역폭, $ \lambda_i $ 는 지연 시간이다.
• 핵심 마이크로 작업 분석: 부동소수점 연산($ T_{\text{FP}} $), 레지스터에서 로컬 스토어로의 전송($ T_{\text{RF}} $), 외부 메모리 액세스($ T_{\text{mem}} $), 내부 통신($ T_{\text{int}} $), 외부 통신($ T_{\text{ext}} $)을 분석한다.
• 정렬에 따라 달라지는 지연 시간과 분할 현상을 고려한 수정된 DMA 전송 모델 $ T_{\text{DMA}}(I,A_s,A_d) = \lambda^0 + \lambda^a \cdot N_a + N_b \cdot \frac{128\text{ bytes}}{\beta} $ 이 적용된다.
• IBM QS20 및 플레이스테이션 3 시스템에서의 하드웨어 벤치마킹을 통해 이론적 모델을 검증하였으며, 특히 $ T_{\text{mem}} $ 에서는 측정된 시간이 예측값의 20% 이내에 머물러 있어 모델의 타당성을 입증하였다.
• 온칩 로컬 스토어(LS)에 데이터를 유지하는 것과 외부 주요 메모리(MM)에 유지하는 것의 데이터 레이아웃을 비교하여 최적의 메모리 액세스 전략을 규명한다.
• 원격 LS 간 전송에 대해 약 1μs의 지연 시간과 링크당 1GB/s의 양방향 대역폭을 제공하는 3D 토러스 인터커넥트를 가능하게 하는 네트워크 코프로세서 설계를 제안한다.

실험 결과

연구 질문

• RQ1 향상된 셀 BE는 생산용 라티스 QCD 시뮬레이션에 필요한 이중 정밀도 부동소수점 연산 성능을 확보할 수 있는가?
• RQ2 온칩 LS와 외부 MM 간의 다른 데이터 레이아웃은 성능 및 메모리 대역폭 활용도에 어떤 영향을 미치는가?
• RQ3 DMA 전송의 정렬 및 분할 현상이 셀 BE에서 성능에 얼마나 큰 제약을 가하는가?
• RQ4 라티스 QCD 커널의 핵심 요소에 대한 이론적 및 측정된 성능 한계는 무엇인가?
• RQ5 셀 BE 노드를 활용한 확장 가능하고 저지연 시간의 병렬 계산을 가능하게 하기 위해 어떤 네트워크 인fra가 필요한가?

주요 결과

• 이론적 성능 추정 결과, 데이터를 온칩 로컬 스토어에 유지할 경우 최대 부동소수점 효율이 27%에 이르며, 이는 외부 통신 대역폭에 의해 제한된다.
• 더 큰 로컬 라티스에서 데이터가 외부 메모리에 유지될 경우, 메모리 대역폭이 성능 저하 요인으로 작용하며, $ T_{\text{mem}} \approx T_{\text{exe}} $ 로 인해 효율이 27%로 떨어진다.
• 하드웨어 벤치마킹 결과, 외부 메모리 액세스 시간이 이론적 예측값의 20% 이내에 머물러 있어 성능 모델의 타당성이 입증되었다.
• 비정렬된 DMA 전송은 128바이트 블록당 추가로 16 사이클의 지연 시간이 발생하여 효과적 대역폭을 약 두 배 감소시킨다.
• 모델은 최적화된 데이터 레이아웃과 통신 조건을 갖춘 대규모 셀 BE 기반 시스템에서 최대 부동소수점 처리량의 20% 이상을 지속적으로 달성할 수 있음을 예측한다.
• 맞춤형 네트워크 코프로세서를 통해 총 6GB/s의 양방향 대역폭과 원격 메모리 작업에 대해 약 1μs의 지연 시간을 제공하는 확장 가능한 3D 토러스 인터커넥트를 실현할 수 있다.